[VHDL编程] The_Verilog_Hardware_Description_Language

说明：初学者学习verilog语言的启蒙读本，阅读容易-Beginners to learn Verilog language Enlightenment Reader, easy to read
<谷牧> 在 2024-11-18 上传 | 大小：229kb | 下载：0

[VHDL编程] spartan3

说明：基于xilinx公司的FPGA开发板spartan3的一个用键盘控制vga输出的vhdl源代码程序,可以实现高清晰的视频输出.-Based on Xilinx
<陈想> 在 2024-11-18 上传 | 大小：4kb | 下载：0

[VHDL编程] fsm_cal

说明：用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.-State machine with the realization of a logic operation unit, the logic operation unit has a conventional computing. State machine to ensure that the level
<陈想> 在 2024-11-18 上传 | 大小：14kb | 下载：0

[VHDL编程] uart

说明：vhdl语言编写的实现uart协议的程序,用于rs232电气接口程序开发.支持比特率从2400-115200.-VHDL languages realize UART protocol procedures, electrical RS232 interface for program development. to support the bit rate from 2400-115200.
<陈想> 在 2024-11-18 上传 | 大小：5kb | 下载：0

[VHDL编程] FFT_report

说明：
Design Simulation and synthesis of a fft processor using VHDL
<lys> 在 2024-11-18 上传 | 大小：354kb | 下载：0

[VHDL编程] chronograph

说明：VHDL记秒的一个小程序（测试通过，en为使能端高电平有效）-VHDL seconds recorded in a small program (the test, en to enable effective high-end)
<qlz> 在 2024-11-18 上传 | 大小：7kb | 下载：0

[VHDL编程] coreFFT_AR_3_0

说明：FFT算法VHDL生成器（Actel公司提供)-FFT algorithm for VHDL Generator (Actel offers)
<zhan> 在 2024-11-18 上传 | 大小：1.34mb | 下载：0

[VHDL编程] Dual_port_RAM

说明：Verilog语言实现的算端口模块（Dual_port_ram)-Verilog language operators realize the port module (Dual_port_ram)
<zhan> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] XilinxFpgaDesignAndTest

说明：Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程-Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial
<songqitao> 在 2024-11-18 上传 | 大小：6.03mb | 下载：0

[VHDL编程] VHDL

说明：_TENNIS 基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的 代码，并有PDF详细说明如何 VHDL - www_pudn_com.files-_TENNIS Table tennis game based on the FPGA hardware circuit design and realization of a complete code, and a detailed account of how PDF has V
<张渊杰> 在 2024-11-18 上传 | 大小：8kb | 下载：0

[VHDL编程] signal

说明：产生sinx＋cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言-Sinx cosx generate quadrature modulation waveforms for a test signal and an output quadrature-phase component with the Verilog language
<杨洁> 在 2024-11-18 上传 | 大小：225kb | 下载：0

[VHDL编程] baseband_mod

说明：baseband基带调制编码，还有vhdl硬件实现，matlab仿真
<xiaohuaifeng> 在 2024-11-18 上传 | 大小：4.61mb | 下载：0