[VHDL编程] youfuhao5weichengfaqi

说明：设计一个两个5位数相乘的乘法器。用发光二极管显示输入数值，用7段显示器显示结果。乘数和被乘数分两次输入-Design a multiplier multiplying two five-digit. Input values ​ ​ with the light-emitting diode display, 7 segment display with the results. A two-input multip
<纪青禾> 在 2025-03-09 上传 | 大小：103kb | 下载：0

[VHDL编程] abcd_58049

说明：verilog 时钟 整点报时 广播报时 自主调节定时报 闹钟设置-verilog clock
<航> 在 2025-03-09 上传 | 大小：1.77mb | 下载：0

[VHDL编程] CyclicCode

说明：The Decoder of differential cyclic code using in the broadcasting receiver.
<HNVN> 在 2025-03-09 上传 | 大小：27kb | 下载：0

[VHDL编程] SMY01-02

说明：SMY01 02信号发生器使用手册说明,对于开发人员来说很有好的
<吴树登> 在 2025-03-09 上传 | 大小：2.29mb | 下载：0

[VHDL编程] clock1

说明：这个文件是利用quarters编写的基于DE0板的时钟程序，可以模拟时钟功能，整点报时，设定闹钟等-This document is written based on the use of quarters DE0 board clock program that can simulate clock function, the whole point of time, set the alarm clock, etc
<吴旭峰> 在 2025-03-09 上传 | 大小：107kb | 下载：0

[VHDL编程] light1

说明：这个文件是基于单片机的智能照明系统程序，包括了液晶显示，led数码管显示，pwm波的占空比，温度传感，时钟芯片等，这里给的只是程序部分，硬件部分还需读者自行搭建-This document is based on SCM s intelligent lighting system procedures, including a liquid crystal display, led digital tube display, pwm w
<吴旭峰> 在 2025-03-09 上传 | 大小：109kb | 下载：0

[VHDL编程] yingjiandianziqin

说明：实现电子琴播放 数码管显示 附带实验解说和指导-shixiandianziqinbofang shumaguanxianshi
<xiaolangyeye> 在 2025-03-09 上传 | 大小：20kb | 下载：0

[VHDL编程] plj0000

说明：基于单片机AT89c51的频率计，用8位数码管显示！-Based on single-chip AT89c51 frequency counter, with 8 digital tube display!
<张赞> 在 2025-03-09 上传 | 大小：119kb | 下载：0

[VHDL编程] FIRlvboqide-VHDLyuandaima

说明：基于FPGA的通用FIR滤波器的VHDL的源代码-Based on FPGA general of FIR filters of VHDL source code
<紫微> 在 2025-03-09 上传 | 大小：4kb | 下载：0

[VHDL编程] FIRde-verilog-shixian

说明：有符号DA算法的FIR滤波器的Verilog实现-A symbol of the algorithm of DA FIR filters Verilog realized
<紫微> 在 2025-03-09 上传 | 大小：4kb | 下载：1

[VHDL编程] jiyu-FPGA-chaochengboxinhaochuli

说明：了降低超声波流量检测过程中噪声对检测精度的影响，采用FPGA器件构建了FIR滤波器，并提出一种新颖的查表法替代滤波器中的乘法运算-In order to reduce the flow in the process of ultrasonic testing noise on the influence of the precision, based on FPGA device constructed the FIR filter,
<紫微> 在 2025-03-09 上传 | 大小：132kb | 下载：0

[VHDL编程] verilog-hdl

说明：verilog hdl quartues-硬件描述语言， 数字系统设计，设计数字系统，灵活方便，更改方便，设计流程时间段
<陈晨> 在 2025-03-09 上传 | 大小：5kb | 下载：0