资源列表

« 1 2 ... .83 .84 .85 .86 .87 2488.89 .90 .91 .92 .93 ... 4311 »

[VHDL编程traffic_light

说明:基于VHDL的交通灯,状态机实现,FPGA参考小程序-VHDL-based traffic lights, the state machine to achieve
<mend> 在 2025-03-09 上传 | 大小:3kb | 下载:0

[VHDL编程VHDL

说明:tUTORIAL OF VHDL IN GREEK
<harris> 在 2025-03-09 上传 | 大小:820kb | 下载:0

[VHDL编程XilinxISE8.1SynthesisTutorial_Spartan3E

说明:A USEFULL TUTORIAL FOR SYNTHESIS USING XilinxISE8.1 FOR Spartan3E FPGA BOARD
<harris> 在 2025-03-09 上传 | 大小:1.28mb | 下载:0

[VHDL编程STR_uart

说明:open ocd + eclipse str code example
<idiot> 在 2025-03-09 上传 | 大小:38kb | 下载:0

[VHDL编程clock

说明:自己用Verilog HDL编的一个时钟程序,可以自动计时,设置闹钟,倒计时等功能-a timer programed with Verilog
<胡林> 在 2025-03-09 上传 | 大小:791kb | 下载:0

[VHDL编程taximeter

说明:设计一个出租车自动计费器,具有行车里程计费、等候时间计费、及起价三部分,用四位数码管显示总金额,最大值为99。99元; 行车里程单价1元/公里,等候时间单价0。5元/10分钟,起价3元(3公里起价)均能通过人工输入。 行车里程的计费电路将汽车行驶的里程数转换成与之成正比的脉冲数,然后由计数译码电路转换成收费金额,实验中以一个脉冲模拟汽车前进十米,则每100个脉冲表示1公里,然后用BCD码比例乘法器将里程脉冲乘以每公里单价的比例系
<占斌> 在 2025-03-09 上传 | 大小:86kb | 下载:0

[VHDL编程IEEE802_16e

说明:IEEE802_16e协议实现的VERILOG代码及MATLAB验证方案。-IEEE802_16e protocol of VERILOG code and MATLAB verification program。
<海到无涯> 在 2025-03-09 上传 | 大小:40kb | 下载:0

[VHDL编程mp3_player

说明:Altera board Mp3 project
<Tak> 在 2025-03-09 上传 | 大小:3.31mb | 下载:0

[VHDL编程Nios-Doom

说明:Altera-DE2 board Doom game player Copy .elf to flash and doom2.wad to an sdcard fat32 to play.
<Tak> 在 2025-03-09 上传 | 大小:5.76mb | 下载:0

[VHDL编程Quartus-use-tutorial

说明:Quartus 应用的相关教程,对初学者学习该编程软件很有用,-Quartus application of relevant tutorial, for beginners to learn this programming software is useful,
<gaolouhello> 在 2025-03-09 上传 | 大小:7.06mb | 下载:0

[VHDL编程ROM_v1.0

说明:xilinxFPGA中ROMip核的调用方法。-In xilinxFPGA ROMip nuclear calls method.
<小王> 在 2025-03-09 上传 | 大小:565kb | 下载:0

[VHDL编程Verilog

说明:一些重要的verilog程序,对于初学者非常有用。-Some important verilog program for beginners is very useful.
<小王> 在 2025-03-09 上传 | 大小:13kb | 下载:0
« 1 2 ... .83 .84 .85 .86 .87 2488.89 .90 .91 .92 .93 ... 4311 »

源码中国 www.ymcn.org