[VHDL编程] MIPS-Parts

说明：// * Data Memory and IO: This is the data memory, and some IO hardware // * 8x16 register file: eight 16-bit registers // * 16-bit ALU // * 2:1 16-bit Multiplexer // * Sign extender from 7 to 16 bits // * 4:1 1
<Billy Bob> 在 2025-03-15 上传 | 大小：2kb | 下载：0

[VHDL编程] testbenchHw9-Parts-CombCirc

说明：// Testbench for the following parts found in // MIPS-Parts.V // * 2:1 multiplexer // * 4:1 multiplexer // * Sign extender // * ALU
<Billy Bob> 在 2025-03-15 上传 | 大小：1kb | 下载：0

[VHDL编程] testbenchHw9-Parts-Mem

说明：// EE 361 Hw 9 Testbench for sequential circuit Parts // * 128 word data memory and IO
<Billy Bob> 在 2025-03-15 上传 | 大小：1kb | 下载：0

[VHDL编程] ROM-based-sine-wave-generator-design

说明：设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。-ROM-based sine wave generator design, its compilation,
<坐听晚风赏晚霞> 在 2025-03-15 上传 | 大小：64kb | 下载：0

[VHDL编程] Xilinx_ISE_PPT(whole)

说明：Xilinx_ISE_大学计划使用教程PPT(全) Xilinx_ISE_大学计划使用教程PPT_1包括：Xilinx公司产品概述，Xilinx公司软件平台介绍，Xilinx公司ISE10.1软件 设计流程介绍，PicoBlaze的8位微控制器概述，PicoBlaze的简单处理解决方案，PicoBlaze的一个实例，PicoBlaze指令集详解； Xilinx_ISE_大学计划使用教程PPT_2包括： PicoBlaze指令
<zbj> 在 2025-03-15 上传 | 大小：7.25mb | 下载：0

[VHDL编程] dds_project_FPGA_VHDL

说明：基于ＦＰＧＡ的ＤＤＳ波形发生器，ＶＨＤＬ，ＥＰ２Ｃ８Ｑ208Ｃ8Ｎ-DDS waveform generator based on FPGA, VHDL, EP2C8Q208C8N
<fei> 在 2025-03-15 上传 | 大小：6.51mb | 下载：0

[VHDL编程] correlator_FPGA_VHDL

说明：基于流水线的32位高速数字相关器，ＦＰＧＡ——ＶＨＤＬ——ＥＰ2Ｃ8Ｑ208Ｃ8Ｎ-Based on 32-bit high-speed digital line correlator, FPGA- VHDL- EP2C8Q208C8N
<fei> 在 2025-03-15 上传 | 大小：4.02mb | 下载：0

[VHDL编程] working_code

说明： rs 485 working code for project
<sandhya> 在 2025-03-15 上传 | 大小：4kb | 下载：0

[VHDL编程] 88E1111_full

说明：88E1111 千兆phy完整资料，如果做千兆应用可以看着个资料。 非常详细-88E1111 Gigabit phy complete information, if the application can be done looking at a Gigabit data. Very detailed
<何某> 在 2025-03-15 上传 | 大小：1.17mb | 下载：0

[VHDL编程] The-I2C-application

说明：将自己的名字和学号存储在24c02c中，并能实现中断保存功能，还能从PCF中读出日历和时间。-Their names and numbers stored in the 24c02c in school and to achieve interrupt save feature, but also read out from the PCF in the calendar and time.
<> 在 2025-03-15 上传 | 大小：81kb | 下载：0

[VHDL编程] XHDL4[1].0.40

说明：实现VHDL和verilog之间的语言转换，方便程序之间的以致，XHDL版本4.0.40。-Achieved between VHDL and verilog language conversion between programs so easy, XHDL version 4.0.40.
<星星> 在 2025-03-15 上传 | 大小：7.31mb | 下载：0

[VHDL编程] verilog

说明：i2c总线控制协议，一共五个v文件。没有加外部io-i2c bus control protocol, a total of five v file. No additional external io
<dashan> 在 2025-03-15 上传 | 大小：12kb | 下载：0