[VHDL编程] test_tuceng

说明：对VGA图层显示的直观描述。讲述了图层的概念，为ｖｇａ的高级显示提供了基础-Layer on the VGA display and intuitive descr iptions. About the concept of layers, for the vga display provides the basis for senior
<上关蓝乡> 在 2025-04-24 上传 | 大小：3.29mb | 下载：0

[VHDL编程] test_fft_ceshi

说明：对ＦＦＴ核的测试文件已在ＱＵＡＲＴＵＳ里验证可用-Test file for the FFT core has been verified in QUARTUS where available
<上关蓝乡> 在 2025-04-24 上传 | 大小：18.47mb | 下载：0

[VHDL编程] ps2

说明：基于vhdl的ps2键盘编码显示模块，经测试，效果非常好-Vhdl coding based on the ps2 keyboard display module, tested, very good
<zhang> 在 2025-04-24 上传 | 大小：384kb | 下载：0

[VHDL编程] Scrambler

说明：Scrambler most widly used an data transfer operation in PCI.
<Nikhil> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 8b-TO-10b-Encoder

说明：Encoder to create TLP s for data trasmission.
<Nikhil> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] LANE0REGISTER

说明：The purpose of the Lane register is to get the TLPs or DLLPs from the Byte Striping Logic and to store the obtained data in the internal registers and then send the data to the scrambler and then get the Bit-by-Bit scram
<Nikhil> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] SERIALIZER

说明：The serial bit stream is clocked out of the Parallel-to-Serial converter .
<Nikhil> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ControlCharacterGeneration

说明：The Control Character Generator generates the characters like ‘Start’, ‘End’, ‘Idle’. The control characters are added to the actual fr a mes that are transmitted. The ‘Start’ character is appended before starting of fr
<Nikhil> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9850

说明：DDS直接数字频率合成AD9850源代码，能输出0到40M分辨率为1K的正弦波形。-DDS Direct Digital Synthesizer AD9850 source code, can output a resolution of 0 to 40M 1K sine wave.
<zhaosman> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] time

说明：基于凌阳16位单片机的时钟显示程序，并通过键盘实现24小时制和12小时制。-Sunplus 16-bit microcontroller based on the clock display program, and the keyboard for 24 hours and 12-hour clock.
<郭晓艺> 在 2025-04-24 上传 | 大小：51kb | 下载：0

[VHDL编程] Reread-machine-program

说明：通过凌阳16位单片机实现复读机的应用的程序。-By Sunplus 16-bit MCU repeater application process.
<郭晓艺> 在 2025-04-24 上传 | 大小：287kb | 下载：0

[VHDL编程] SPI_FPGAMAIN

说明：FPGA作为主机的SPI模块。VHDL语言，开发环境为Quartus2-FPGA as host of the SPI module. VHDL language, development environment for the Quartus2
<HuoYoca> 在 2025-04-24 上传 | 大小：583kb | 下载：0