资源列表
[VHDL编程] digital-electronic-clock
说明:基于VHDL的数字电子时钟的设计 实现计时,秒表,闹钟功能-VHDL-based design implementation digital electronic clock timer, stopwatch, alarm clock function<min> 在 2025-04-24 上传 | 大小:211kb | 下载:0
[VHDL编程] FPGA-clock
说明:用FPGA编写程序实现数字时钟的设计,具有计时、秒表及闹钟功能-FPGA programming with digital clock design, with timing, stopwatch and alarm functions<min> 在 2025-04-24 上传 | 大小:149kb | 下载:0
[VHDL编程] Sim_counter
说明:VHDL 在modelsim上进行前仿真,综合仿真以及时序仿真需要文件(以一个简单计数器为例)-On the front in modelsim VHDL simulation, synthesis and timing simulation requires a simulation file (a simple counter example)<yrpk> 在 2025-04-24 上传 | 大小:5kb | 下载:0
[VHDL编程] 189d3e2cb54b
说明:乐曲发生器,可演奏乐曲梁祝,包含全部程序的各部分-Music generator, can play music Butterfly, contains all the parts of the program<道> 在 2025-04-24 上传 | 大小:310kb | 下载:0
[VHDL编程] eetop.cn_C8051
说明:C8051代码,供大家参考使用,需要的抓紧下载吧-C8051 code for your reference, pay close attention needs to download it<lizixi> 在 2025-04-24 上传 | 大小:722kb | 下载:0
[VHDL编程] eetop.cn_spigpio
说明:GPIO和SPI的基本核,请需要的下载,提出建议-GPIO and SPI basic core, please download the necessary, make recommendations<lizixi> 在 2025-04-24 上传 | 大小:2kb | 下载:0
[VHDL编程] eetop.cn_counter
说明:计数器的核心设计思想,仅仅提供参考,可以多变设计-Counter-core design, just for reference, the design can be varied<雷雅雯> 在 2025-04-24 上传 | 大小:55kb | 下载:0
[VHDL编程] digital-storage-oscilloscope
说明:本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by t<Jasen> 在 2025-04-24 上传 | 大小:14kb | 下载:0
[VHDL编程] fpga_example
说明:EDA技术和VHDL语言实用模块设计,点击驱动,dds,频率计-EDA technology and VHDL functional module design, click the drive, dds, frequency meter, etc.,,,<Jasen> 在 2025-04-24 上传 | 大小:1.5mb | 下载:0