[VHDL编程] FPGA_snake

说明：贪吃蛇啦，大家都来玩吧，非常好玩的啦,都来下载啊-snake Revolution you, we have come to play, very fun friends, have to download ah
<zhang hang> 在 2025-04-24 上传 | 大小：8.23mb | 下载：0

[VHDL编程] ACTIVEHDL

说明：In this module we prepare our students to familiar with ACTIVE-HDL TOOLS, which is used for Compilation and Simulation purpose.
<naga> 在 2025-04-24 上传 | 大小：665kb | 下载：0

[VHDL编程] d_chufa

说明：d类触发器的verilog编程及仿真，对于初学者很有用途。包括仿真实验，源代码。-d type flip-flop verilog programming and simulation, useful to use for beginners. Including simulation, source code.
<孟令钊> 在 2025-04-24 上传 | 大小：274kb | 下载：0

[VHDL编程] lcd11

说明：verilog 编写的lcd显示程序，结合spartan 3 an开发板，解压即可使用。-verilog written lcd display program, combined with the spartan 3 an development board, decompression can be used.
<孟令钊> 在 2025-04-24 上传 | 大小：415kb | 下载：0

[VHDL编程] Verilog-HDL-synthesis

说明：Verilog HDL数字设计与综合 。详细介绍了Verilog设计数字系统-Digital Design and Verilog HDL synthesis. Details Verilog digital system design
<lvyunpeng> 在 2025-04-24 上传 | 大小：7.47mb | 下载：0

[VHDL编程] VerilogHDL-literacy-text

说明：VerilogHDL扫盲文 适合刚刚接触Verilog HDL的同学。生动易懂-VerilogHDL literacy text for students new to Verilog HDL. Lively and easy to understand
<lvyunpeng> 在 2025-04-24 上传 | 大小：3.18mb | 下载：0

[VHDL编程] vga_display2

说明：VGA xian shi ip core ,qing cankao,duoxie-VGA xian shi ip core, qing cankao, duoxie
<lizixi> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] lcd_at_nios_qii_part

说明：nios 系统 触摸板上面显示sd卡图片-nios system touchpad sd card picture shown above
<ll> 在 2025-04-24 上传 | 大小：1004kb | 下载：0

[VHDL编程] Verilog_HDLtiming-.

说明：Verilog_HDL_那些事儿_时序篇 。详细介绍了Verilog HDL的时序分析和设计-Verilog_HDL_ thing _ that the timing articles. Details of the Verilog HDL timing analysis and design
<lvyunpeng> 在 2025-04-24 上传 | 大小：5.53mb | 下载：0

[VHDL编程] V3.0-VerilogHDL

说明：VerilogHDL那些事儿V3.0 详细生动的介绍了Verilog HDL。-V3.0 VerilogHDL those things more lively introduction to the Verilog HDL.
<lvyunpeng> 在 2025-04-24 上传 | 大小：10.36mb | 下载：0

[VHDL编程] button

说明：按鍵功能描述，根據按下的按鍵顯示於FPGA版子上實現-button for fpga
<王曉明> 在 2025-04-24 上传 | 大小：22kb | 下载：0

[VHDL编程] iic

说明：我自己写的verilog ，实现iic总线的协议，分为带存储和不带存储两种。内部有测试代码程序，用modelsim仿真通过的。谢谢大家。-I write verilog, to achieve iic bus protocol is divided into storage and without storage with two. Thank you.
<einstein> 在 2025-04-24 上传 | 大小：3kb | 下载：0