资源列表

« 1 2 ... .93 .94 .95 .96 .97 198.99 .00 .01 .02 .03 ... 4311 »

[VHDL编程altera_ram

说明:本程序对如何使用altera系列芯片片上ram进行实例演示,采用Verilog HDL语言编写,并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序,值得一看。-This procedure of how to use the altera series chip-chip ram for example demonstration, using Verilog HDL language, and u
<panyouyu> 在 2024-11-16 上传 | 大小:176kb | 下载:0

[VHDL编程Dct_verilog

说明:采用verilog hdl 语言实现整形dct算法,设计合理,算法简单,是红色逻辑开发板试验程序,值得一看。-Verilog hdl language used plastic realize DCT algorithm, rational design algorithm is simple and logical development board is red test procedures, worth a visit.
<panyouyu> 在 2024-11-16 上传 | 大小:4kb | 下载:0

[VHDL编程v2vhdl.tar

说明:將Verilog設計轉成VHDL設計的程式-The Verilog design into VHDL design program
<黃彥華> 在 2024-11-16 上传 | 大小:324kb | 下载:0

[VHDL编程vhd2vl.tar

说明:將VHDL設計轉換成Verilog設計的程式-VHDL design will be converted into Verilog design program
<黃彥華> 在 2024-11-16 上传 | 大小:17kb | 下载:0

[VHDL编程jpeg_vhdl_src

说明:JPEG的硬體設計採用的是VHDL設計,有源碼-JPEG hardware design using VHDL design source code
<黃彥華> 在 2024-11-16 上传 | 大小:282kb | 下载:0

[VHDL编程Vhdl-Parser-0.12.tar

说明:這是一個VHDL的parser目前版本為0.12-This is a VHDL version of the parser is currently 0.12
<黃彥華> 在 2024-11-16 上传 | 大小:13kb | 下载:0

[VHDL编程cordic_2

说明:叠代结构的cordic的verilog代码-CORDIC iterative structure of Verilog code
<zq> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程cordic_3

说明:流水线结构的cordic,可以输出sin/cos-Pipelined structure cordic, can output sin/cos
<zq> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程cordic_4

说明:cordic的ip核,在国外的网站上搞到的~-CORDIC
<zq> 在 2024-11-16 上传 | 大小:233kb | 下载:0

[VHDL编程TheSourceCodeOfEmbeddedAplicationOfCPLDFPGA

说明:CPLDFPGA嵌入式应用开发技术白金手册所配套源代码,每个源程序都有相应的说明,十分有用。-CPLDFPGA embedded application development technology by supporting platinum manual source code, each source has a corresponding note, very useful.
<mosquito> 在 2024-11-16 上传 | 大小:277kb | 下载:0

[VHDL编程VerilogHDLBasicExperiment

说明:verilog HDL 基础实验源码,比较实用-verilog HDL experimental basis for source code, more practical
<mosquito> 在 2024-11-16 上传 | 大小:983kb | 下载:0

[VHDL编程VerilogHDLInterfaceExperiment

说明:verilog HDL 接口试验源代码,比较实用。-verilog HDL interface test source code, more practical.
<mosquito> 在 2024-11-16 上传 | 大小:1.52mb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 198.99 .00 .01 .02 .03 ... 4311 »

源码中国 www.ymcn.org