[VHDL编程] pinlvji

说明：频率计，vhdl语言， ispDesignEXPERT-Frequency meter, vhdl language, ispDesignEXPERT
<yuankui> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS-2

说明：用FPGA实现DDS的原理图，结构清晰，采用总线方式与外部单片机通信-FPGA realization of DDS with the schematic diagram, structural clarity, the use of bus-way communication with the outside Singlechip
<赵培立> 在 2025-01-11 上传 | 大小：13kb | 下载：0

[VHDL编程] cpld(huaqi)

说明：上海外滩看到的最大的LED显示屏的内核源代码，主要是完成视频信号的远距离传输的编解码与接口转换-Shanghai Bund to see the largest LED display in the kernel source code, mainly to complete the long-distance video signal transmission codec conversion and interface
<liao> 在 2025-01-11 上传 | 大小：473kb | 下载：0

[VHDL编程] yinpin

说明：vhdl音频程序 vhdl音频程序-VHDL VHDL audio program audio program
<wangyufeng> 在 2025-01-11 上传 | 大小：2.43mb | 下载：0

[VHDL编程] xapp514

说明：
<mickwolf> 在 2025-01-11 上传 | 大小：5.57mb | 下载：0

[VHDL编程] xapp485

说明：XAPP485 - 以高达 666 Mbps 的速率在 Spartan-3E FPGA 中实现 1：7 的解串行化-XAPP485- to as high as the rate of 666 Mbps in the Spartan-3E FPGA to achieve the solution of 1:7 serialization
<mickwolf> 在 2025-01-11 上传 | 大小：2.25mb | 下载：0

[VHDL编程] DISPLAY

说明：用 vhdl 语言编写的1602的小程序-With VHDL 1602 language of the small programs
<zhg> 在 2025-01-11 上传 | 大小：274kb | 下载：0

[VHDL编程] clock

说明：用VHDL语言编写的一个闹钟程序，可以整点报时，设置时间，设置闹钟。-VHDL language using an alarm clock to prepare procedures, can be the whole point of time, set time, set an alarm clock.
<zhg> 在 2025-01-11 上传 | 大小：750kb | 下载：0

[VHDL编程] box

说明：用vhdl语言编写的基于fpga的波形发生器，使用了quartusII程序。可以在1602液晶显示器上显示目前的波形种类。产生的波形分别是正弦波，三角波，锯齿波和方波。-VHDL language using FPGA-based waveform generator, using the procedures quartusII. 1602 liquid crystal display can show the current wav
<zhg> 在 2025-01-11 上传 | 大小：1.63mb | 下载：0

[VHDL编程] test02

说明：用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。-QuartusII prepared to use, based on the VHDL language button adder, from 0-11, also available via dial code switch control, from 11-0, joined the anti-tremor
<zhg> 在 2025-01-11 上传 | 大小：200kb | 下载：0

[VHDL编程] i211_001

说明：Dallas 1-Wire ip 非常有用,不占用CPU的时间.-Dallas 1-Wire ip very useful, do not occupy CPU time.
<hjy> 在 2025-01-11 上传 | 大小：5kb | 下载：0

[VHDL编程] ref-sdr-sdram-verilog

说明：sdram的控制器 verilog源码-SDRAM controller Verilog source code
<唐业衡> 在 2025-01-11 上传 | 大小：702kb | 下载：1