[VHDL编程] opb_ps2_dual_ref_v1_00_a

说明：基于Xilinx FPGA实现PS2键盘鼠标接口。版本1.0-Based on Xilinx FPGA realize PS2 keyboard and mouse interface. Version 1.0
<张力> 在 2025-01-11 上传 | 大小：16kb | 下载：0

[VHDL编程] SDR_4Mx16_HY57V641620HG_verilogl

说明：Hynix公司8M byte sdr sdram的verilog语言仿真实现。-Hynix company 8M byte sdr sdram realize the Verilog simulation language.
<张力> 在 2025-01-11 上传 | 大小：103kb | 下载：0

[VHDL编程] PS2_LCD

说明：1、ps/2键盘输入，通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符 3、其中键盘上的backspce键是用来清屏的 4、当lcd上显示满字符时，在按下按键自动清屏，从第一行显示。-1, ps/2 keyboard input, through the led display ascii code 2, wait 1s in the lcd display characters input 3, whi
<bayernb> 在 2025-01-11 上传 | 大小：589kb | 下载：0

[VHDL编程] pinlv

说明：基于单片机与CPLD的 等精度频率计，VHDL语言-Based on SCM and CPLD
<王攀> 在 2025-01-11 上传 | 大小：264kb | 下载：0

[VHDL编程] s_fifo

说明：一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory chip for storage.两种方式,包含testbench-Verilog language describes a synchronous fifo, including: Fifo using declared regi
<彭帅> 在 2025-01-11 上传 | 大小：2kb | 下载：0

[VHDL编程] adc0809

说明：VHDL编写的ADC0809 控制器，经过验证没有错误-VHDL prepared ADC0809 controller, no errors verified
<王攀> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] CompilerOptimizations

说明：To increase simulation speed, ModelSim® can apply a variety of optimizations to your design. These include, but are not limited to, mergingprocesses, pulling constants out of loops, clock suppression, and signal colla
<zhangyg> 在 2025-01-11 上传 | 大小：51kb | 下载：0

[VHDL编程] keyboad

说明：VHDL 的4*4键盘代码-VHDL 4* 4 keyboard code
<王攀> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ram

说明：VHDL 编写的RAM例子-RAM prepared VHDL example
<王攀> 在 2025-01-11 上传 | 大小：2kb | 下载：0

[VHDL编程] Vhdl_Simulation_With_Modelsim

说明：Triscend supports the use of the Model Technology ModelSim logic simulator for VHDL simulation of designs implemented in the Configurable System Logic (CSL) portion of a Triscend device.
<zhangyg> 在 2025-01-11 上传 | 大小：51kb | 下载：0

[VHDL编程] generic_avalon_sram

说明：一个比较有参考价值的sram IP核，对SOPC感兴趣的人士有一定的指导意义！该程序是采用avalon总线，可以直接内嵌进SOPC Builder。-A comparison reference value has sram IP core, on the SOPC interested people have a certain guide! The procedure is used avalon bus, can be direc
<林盈> 在 2025-01-11 上传 | 大小：5kb | 下载：0

[VHDL编程] AccountSystemOfPublicPhone

说明：采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整.-Using Verilog HDL language hardware design, the realization of the basic public telephone billing function, design integrity.
<余翔> 在 2025-01-11 上传 | 大小：390kb | 下载：1