[VHDL编程] fifo

说明：高速FIFO，verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz
<> 在 2024-11-16 上传 | 大小：105kb | 下载：0

[VHDL编程] examples(verilog)

说明：verilog 语言实例，对于新手学习有很大帮助的实例-Examples of Verilog language, the novice has to learn very helpful examples of
<心音> 在 2024-11-16 上传 | 大小：111kb | 下载：0

[VHDL编程] clk_div

说明：vhdl语言描述分频器，实现2、4、8、16……分频，经过实践-descr iption language VHDL divider, 2,4,8,16 ... ... realize frequency, through the practice of
<digua> 在 2024-11-16 上传 | 大小：35kb | 下载：0

[VHDL编程] vhdl_rs232

说明：使用FPGA透过RS232与PC的作沟通，
<苏山河> 在 2024-11-16 上传 | 大小：3kb | 下载：0

[VHDL编程] CPLD-AT89C51com

说明： 可编程逻辑器件cpld与单片机双向通信的源程序-Programmable logic device CPLD and MCU for two-way communication of the source
<jjaai> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] elec_lock

说明：本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块-This procedure is a VHDL language electronic code lock function, the entire system is divided into three modules, one for the control module, two for the keyboard di
<敬礼> 在 2024-11-16 上传 | 大小：263kb | 下载：0

[VHDL编程] pcit32_verilog_lattice

说明：这个我也太清楚是什么 反正师兄们说有用 发大家-I am also very clear that what is useful anyway, say senior U.S. fa
<wang> 在 2024-11-16 上传 | 大小：420kb | 下载：0

[VHDL编程] ModelSim.SE.v6.2bcrack

说明：如题，ModelSim se 6.2的破解方法说明，pdf版本，很好用。-Such as title, ModelSim se 6.2 descr iption of the crack, pdf version, it just works.
<ln> 在 2024-11-16 上传 | 大小：51kb | 下载：0

[VHDL编程] video_in

说明：一个视频信号输入的verilog源代码，里面含有相关的使用文档。-A video signal input of the Verilog source code, which contains documents related to the use.
<ln> 在 2024-11-16 上传 | 大小：332kb | 下载：0

[VHDL编程] fir

说明：FIR数字滤波器程序，采用vhdl编写，可用于FPGA电路-FIR digital filter procedure for the preparation of VHDL can be used in FPGA circuit
<zhao onely> 在 2024-11-16 上传 | 大小：169kb | 下载：0

[VHDL编程] cpu-leon3-altera-ep1c20

说明：一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件，可以直接下载使用！-A VHDL design with the use of powerful 32-bit CPU, this document contains Altera Corporation in the ep1c20 FPGA code and configuration files, you
<zhao onely> 在 2024-11-16 上传 | 大小：671kb | 下载：0

[VHDL编程] cpu-leon3-altera-ep2s60-ddr

说明：一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了与之配套的DDR控制器程序！-A VHDL design with the use of powerful 32-bit CPU, this document contains a complete set of DDR controller program!
<zhao onely> 在 2024-11-16 上传 | 大小：735kb | 下载：0