[VHDL编程] register-vcode

说明：shift register verilog code
<praveen> 在 2025-03-19 上传 | 大小：6kb | 下载：0

[VHDL编程] VHDL-ripple-lookahead-carryselect-adder

说明：vhdl code for ripple carry adder, carry select adder and carry look ahead adder
<praveen> 在 2025-03-19 上传 | 大小：17kb | 下载：0

[VHDL编程] rom_con_aa

说明：VERILOG 多线程控制程序，实现状态机控制ad采集-VERILOG multi-threaded control program, to achieve a state machine control ad acquisition
<张彬> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] test

说明：xilinx ise6.3编译环境，verilog控制程序。实现对外部ad转换数据自动采集计算，并发送到DSP最后处理-xilinx ise6.3 build environment, verilog control procedures. To achieve automatic data acquisition external ad converter calculated and sent to final processing
<张彬> 在 2025-03-19 上传 | 大小：538kb | 下载：0

[VHDL编程] digital-system-design-using-vhdl

说明：this text book is very important it will help u in learning vhdl easily-this text book is very important it will help u in learning vhdl easily...
<tinku> 在 2025-03-19 上传 | 大小：5.22mb | 下载：0

[VHDL编程] Full_Add3

说明：full adder 3 bit test for vhdl
<Suttiwas> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] umi-uta-1273

说明：thesis on video codec on fpga
<Mohanasundaram> 在 2025-03-19 上传 | 大小：647kb | 下载：1

[VHDL编程] karthick

说明：audio codec on fpga
<Mohanasundaram> 在 2025-03-19 上传 | 大小：63kb | 下载：0

[VHDL编程] bcd_sev

说明：Code to display Seven Segment
<Patel> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：Uart lite vhdl descr iption with properties to evaluate performances in data transmission and reception.
<dede> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] IMPLEMENTATION-OF-FFT-USING-VHDL

说明：it is the document which will help in implementing vhdl fft
<tinku> 在 2025-03-19 上传 | 大小：354kb | 下载：0

[VHDL编程] vgalab2

说明：field programmable gate array
<rhiessa> 在 2025-03-19 上传 | 大小：54kb | 下载：0