资源列表

« 1 2 ... .23 .24 .25 .26 .27 1628.29 .30 .31 .32 .33 ... 4311 »

[VHDL编程ispLEVER71userguid

说明:该使用指南适用于初次使用ispLEVER软件或者不常使用该软件的工程设计人员,它可以帮助你去了解不同的处理过程,使用各种工具,以及熟悉ispLEVER产生的各种报告。-The user guide for first-time ispLEVER software or do not use the software engineering staff, it can help you to understand the differen
<huang> 在 2025-03-14 上传 | 大小:2.28mb | 下载:0

[VHDL编程async_fifo

说明:async_fifo,与VHDL相关,硬件开发相关,FPGA相关,够了-async_fifo, and VHDL-related, hardware related to the development, FPGA related enough
<hong> 在 2025-03-14 上传 | 大小:156kb | 下载:0

[VHDL编程shixuluojidianlusheji

说明:时序逻辑电路设计,FPGA用途,硬件开发,-Sequential logic circuit design, FPGA applications, hardware development,
<hong> 在 2025-03-14 上传 | 大小:510kb | 下载:0

[VHDL编程Greedy_Snake_verilog

说明:基于FPGA的verilog代码,在Spartan3开发板上实现了传统贪吃蛇的游戏,通过VGA显示在屏幕上。按键控制方向。-This is a FPGA project, which used verilog and implemented the traditional game of Greedy Snake.
<onioncc> 在 2025-03-14 上传 | 大小:7kb | 下载:1

[VHDL编程Ethernet

说明:Ethernet quick guides
<serg> 在 2025-03-14 上传 | 大小:119kb | 下载:0

[VHDL编程LcdDisp

说明:128*64点阵LCD的Verilog代码,LCD为左右半屏各64*64个点,LCDdatasheet可参考ZY12864D.pdf-128* 64 dot matrix LCD, Verilog code, LCD screen is about half of the 64* 64 points, LCDdatasheet refer ZY12864D.pdf
<曹氏> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程PLD

说明:PLD实验代码,包括格雷码计数器、键盘扫描和LED点阵显示、SRAM读写、LCD12864显示汉字。-PLD experimental code, including the Gray code counter, keyboard scanning and LED dot matrix display, SRAM read and write, LCD12864 display Chinese characters.
<马昭鑫> 在 2025-03-14 上传 | 大小:129kb | 下载:1

[VHDL编程Mul16

说明:16位高速乘法器,采用booth编码,华莱士压缩,超前进位加法器求和完成-16-bits Multiplier
<张亮> 在 2025-03-14 上传 | 大小:13kb | 下载:0

[VHDL编程CRC

说明:CRC校验参考设计Verilog代码 包括所有代码-Verilog code for CRC check reference design includes all the code
<xuzunlei> 在 2025-03-14 上传 | 大小:10kb | 下载:0

[VHDL编程LCD

说明:verilog语言编写的LCD读写代码,包括整个工程-read and write languages LCD verilog code, including the entire project
<xuzunlei> 在 2025-03-14 上传 | 大小:436kb | 下载:0

[VHDL编程VGA

说明:VERILOG编写的VGA实验例程,包括整个工程,可以直接使用-VERILOG VGA written test routines, including the whole project, can be used directly
<xuzunlei> 在 2025-03-14 上传 | 大小:568kb | 下载:0

[VHDL编程Core8051

说明:VERILOG编写的Core8051实验例程,包括整个工程,周立功公司提供-VERILOG Core8051 written test routines, including the entire project, provided ZLG
<xuzunlei> 在 2025-03-14 上传 | 大小:8.69mb | 下载:0
« 1 2 ... .23 .24 .25 .26 .27 1628.29 .30 .31 .32 .33 ... 4311 »

源码中国 www.ymcn.org