资源列表

« 1 2 ... .19 .20 .21 .22 .23 1624.25 .26 .27 .28 .29 ... 4311 »

[VHDL编程eetop[1].cn_round

说明:简单的VGA veliog fpga 测试小程序,显示彩条-a simple vga verilog fgpa test
<杨永> 在 2025-03-13 上传 | 大小:40kb | 下载:0

[VHDL编程UARTRXTX

说明:MSP430f449的max232的TX与RX问题解决-MSP430f449 the max232' s problem-solving TX and RX
<徐如> 在 2025-03-13 上传 | 大小:24kb | 下载:0

[VHDL编程baseband_code

说明:利用VHDL硬件语言编写了常用的基带码的产生,Quartus ii 仿真通过。-Written by VHDL hardware language code commonly used in the generation of baseband, Quartus ii simulation pass.
<kai> 在 2025-03-13 上传 | 大小:1kb | 下载:0

[VHDL编程serialcom

说明:串口通信的一个小程序,可以实现与上位机及下位机之间的通信,希望对大家的学习带来帮助-A small program serial communication can be achieved with the host computer and the communication between the lower machine, we hope to bring help to learn
<方金辉> 在 2025-03-13 上传 | 大小:1kb | 下载:0

[VHDL编程testbench

说明:利用system verilog写仿真测试程序,详细介绍system verilog的语法,及教程 -use system verilog write testbench
<杨永> 在 2025-03-13 上传 | 大小:968kb | 下载:0

[VHDL编程FPGAclock

说明:FPGA设计中,时钟设计是很重要的一环,本文主要描述了FPGA设计中时钟设计的重要事项-FPGA design, clock design is a very important part, this paper describes the design of FPGA design, the clock on important issues
<张凯> 在 2025-03-13 上传 | 大小:140kb | 下载:0

[VHDL编程jtd

说明:verilog编写的交通灯程序。内有波形仿真-traffic light program written in verilog. There waveform simulation
<> 在 2025-03-13 上传 | 大小:362kb | 下载:0

[VHDL编程AlteraUSBBlaster

说明:Altera USB Blaster的电路图.很详细,适合DIY-Altera USB Blaster schematic. In great detail, suitable for DIY
<sunjianling> 在 2025-03-13 上传 | 大小:14kb | 下载:0

[VHDL编程0792386043

说明:Rapid Prototyping of Digital Systems
<aws> 在 2025-03-13 上传 | 大小:3.86mb | 下载:0

[VHDL编程zzchufaqi

说明:vhdl 除法器 eda课程设计用。 设计一个两个五位数相除的整数除法器。用发光二极管显示输入数值,用7段显示器显示结果十进制结果。除数和被除数分两次输入,在输入除数和被除数时,要求显示十进制输入数据。采用分时显示方式进行,可参见计算器的显示功能。-divider vhdl eda curriculum design purposes. Design a two five-digit integer divider division
<> 在 2025-03-13 上传 | 大小:510kb | 下载:0

[VHDL编程fir6dlms

说明:lms算法,自适应滤波器中使用fir滤波器对信号的码间干扰进行均衡-lms
<lvchangbo> 在 2025-03-13 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL_decimal_settable_counter

说明:VHDL语言编写的简易十进制可调节计数器-A simple decimal settable counter using VHDL
<Winson> 在 2025-03-13 上传 | 大小:223kb | 下载:0
« 1 2 ... .19 .20 .21 .22 .23 1624.25 .26 .27 .28 .29 ... 4311 »

源码中国 www.ymcn.org