[VHDL编程] UART

说明：verolog语言编写，功能如标题所示。有问题请联系mxkmxm@126.com-verolog language, functions such as the title indicates. There are problems, please contact mxkmxm@126.com
<莫新康> 在 2025-02-13 上传 | 大小：3kb | 下载：0

[VHDL编程] huawei_VHDL_designstyle

说明：华为FPGA设计风格及实现。很好的设计教程-Huawei FPGA design and implementation. A good designed tutorial
<zhaozhifang> 在 2025-02-13 上传 | 大小：67kb | 下载：0

[VHDL编程] bubblesort1024ram

说明：快速冒泡排序基于FPGA实现，有测试文件以及设计图，实现1024*32位数序的多数排序，突破传统是的REG类型少数排序，利用RAM，针对RAM中的无序数的地址调换，达到排序目的，仅供学习交流-Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majo
<柳泽明> 在 2025-02-13 上传 | 大小：5kb | 下载：0

[VHDL编程] telephone

说明：基于verilog实现的电话计费系统。根据不同的时刻分别选择不同的计费方式：长途，市话-Based on a telephone billing system verilog implementation. Respectively, depending on the time choose a different billing method: long-distance, local telephone, etc.
<陈一龙> 在 2025-02-13 上传 | 大小：262kb | 下载：0

[VHDL编程] sram

说明：SRAM控制器，含整个工程 vSRAM控制器，含整个工程 SRAM控制器，含整个工程-SRAM SRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAM
<leee> 在 2025-02-13 上传 | 大小：231kb | 下载：0

[VHDL编程] CPU

说明：用VHDL编的简易16位和8位CPU，可完成加减乘法移位等功能，拥有源码和设计文档，资料齐全-Compiled with VHDL simple 16-bit and 8-bit CPU, to be completed by addition and subtraction multiplication shift functions, with source code and design documents, data and c
<雄鹰> 在 2025-02-13 上传 | 大小：1.42mb | 下载：0

[VHDL编程] dzqfinal

说明：基于vhdl的电子琴源程序， 基于vhdl的电子琴源程序。-Vhdl source code based on the organ, the organ-based vhdl source code, based on vhdl source of the organ.
<ayeah> 在 2025-02-13 上传 | 大小：420kb | 下载：0

[VHDL编程] attachments_2010_01_29

说明：dct and idct vhdl code
<suhu> 在 2025-02-13 上传 | 大小：71kb | 下载：0

[VHDL编程] viterbi

说明：verilog code for viterbi encoder and decoder
<kamran> 在 2025-02-13 上传 | 大小：13kb | 下载：0

[VHDL编程] Design_of-8_Bit_Microcontroller

说明：vhdl code and tutorial for 8 bit microcontroler
<kamran> 在 2025-02-13 上传 | 大小：444kb | 下载：0

[VHDL编程] ic_design_flow_vhdl

说明：vhdl code and icdesign flow for mentor graphics ic design tools
<kamran> 在 2025-02-13 上传 | 大小：126kb | 下载：0

[VHDL编程] E1Tsi_TB

说明：TSI testbench for E1
<Militã o> 在 2025-02-13 上传 | 大小：1kb | 下载：0