资源列表

« 1 2 ... .31 .32 .33 .34 .35 1136.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程sumador

说明:sumer vhdl code for FPGA of Xilinx
<Lowis> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程manch

说明:该文件是一个完整的工程文件,用VerilogHDL语言编写,包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation
<dayu1994> 在 2025-02-13 上传 | 大小:120kb | 下载:1

[VHDL编程CORDIC_SINE

说明:xilinx的ISE工程,用CORDIC算法做DDS生成正弦波-xilinx the ISE project to do with the CORDIC algorithm generates sine DDS
<刘伟> 在 2025-02-13 上传 | 大小:13.78mb | 下载:0

[VHDL编程chuzucheVHDL

说明:用VHDL写的出租车计价程序,拥有详细的说明-Taximeter written with VHDL program, has a detailed descr iption of
<刘伟> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程dig_pll

说明:一个简易的数字锁相环,可以产生一个与输入同频同相的输出时钟-A simple digital PLL can generate an input in phase with the same frequency output clock
<刘伟> 在 2025-02-13 上传 | 大小:21kb | 下载:0

[VHDL编程CPU11111

说明:altera提供的sdram ip核例程,简单易懂。采用burst8模式。 -altera provided by the sdram ip core routines, easy to understand. Using burst8 model.
<张寒枫> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程uart

说明:RS232控制分频,实现占空比和频率可以控制的分频器-verilog RS232
<cuiqiang> 在 2025-02-13 上传 | 大小:78kb | 下载:0

[VHDL编程Hex_decoder_7seg

说明:--功能: 十六进制显示译码器 -- a -- +-----+ -- f | | b -- +-----+ <- g -- e | | c -- +-----+ -- d -- --使能端 (EN) : 高电平 --输出端 (data_out) : 低电平-data_out
<晨光> 在 2025-02-13 上传 | 大小:224kb | 下载:0

[VHDL编程square-root

说明:Verilog硬件描述语言能够用软件语言的的方式描述硬件特性,并可用仿真方式完成电路的调试.本文介绍了基于EasyFPGA030的开平方运算器的设计,详细说明了运用verilog语言的设计过程与实现成果。-Verilog hardware descr iption language(HDL)specializes in describing hardware in the way of software language, and co
<stella> 在 2025-02-13 上传 | 大小:884kb | 下载:0

[VHDL编程MCU

说明:这是用VHDL语言编写的程序,,这只是个例子供大家参考,希望给大家带来帮助-It is written in VHDL program, this is only an example for your reference, hoping to give us help
<毛升> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程led_run

说明:10ms的Verilog跑马灯 带波形文件等-10ms with a waveform of the Verilog files Marquee
<孙文> 在 2025-02-13 上传 | 大小:314kb | 下载:0

[VHDL编程SystemVerilog

说明: 很好的SystemVerilog例子- very good
<刘家乐> 在 2025-02-13 上传 | 大小:24kb | 下载:1
« 1 2 ... .31 .32 .33 .34 .35 1136.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org