资源列表

« 1 2 ... .26 .27 .28 .29 .30 1131.32 .33 .34 .35 .36 ... 4311 »

[VHDL编程SPI8

说明:Interface control registers of a FPGA through a SPI bus
<Jacques> 在 2025-02-13 上传 | 大小:8kb | 下载:0

[VHDL编程audio_bargraph

说明:Allows to display an audio bargraph (peak meter and vu meter) of a HD-SD SDI embedded audio signal .
<Jacques> 在 2025-02-13 上传 | 大小:29kb | 下载:0

[VHDL编程epcs_page_write

说明:对FPGA的配置芯片EPCS进行读写操作,由于FPGA内部没有掉电可存储的空间,可肥EPCS当作EEPROM用.-The configuration of the FPGA chip EPCS to read and write operations, there is no power-down may be due to the internal FPGA memory space, EEPROM can be used as a
<强强> 在 2025-02-13 上传 | 大小:1.5mb | 下载:0

[VHDL编程washer3

说明:洗衣机的Verilog代码,很详细,模块化的,可以借鉴一下-Verilog
<liugang> 在 2025-02-13 上传 | 大小:260kb | 下载:0

[VHDL编程spartan3e_picoblaze_timer_LCD

说明:基于spartan3e sdk的时钟与LCD实验项目。-Based on spartan3e sdk and LCD clock experiments
<hyperdell> 在 2025-02-13 上传 | 大小:40kb | 下载:0

[VHDL编程Downloads

说明:clock divider in verilog for FPGA use
<harini> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程Temp1

说明:rubics cube solver verilog
<harini> 在 2025-02-13 上传 | 大小:3kb | 下载:0

[VHDL编程Temp2

说明:dice game in verilog
<harini> 在 2025-02-13 上传 | 大小:4kb | 下载:0

[VHDL编程Architecture

说明:clock divider in XILINX
<harini> 在 2025-02-13 上传 | 大小:2.93mb | 下载:0

[VHDL编程VHDL

说明:1、 输入信号 clk : 时钟(每个象素点的显示时钟) reset : 复位信号 2、 输出信号 vga_hs_control : 行同步 vga_vs_control : 场同步 vga_read_dispaly : 红 vga_green_dispaly : 绿 vga_blue_dispaly : 蓝 3、 技术参数 clk : 24M hs : 3
<sha> 在 2025-02-13 上传 | 大小:11kb | 下载:0

[VHDL编程lpm_ram

说明:altera LPM_RAM的使用,有简单的程式和模拟结论.大家写的时候可以参考.-altera LPM_RAM the use of a simple programming and simulation findings. we can refer to when writing.
<tupeng> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程295

说明:Verilog代码源程序范例,适合初学者借鉴学习-Verilog source code examples for beginners learning to learn
<张文> 在 2025-02-13 上传 | 大小:150kb | 下载:0
« 1 2 ... .26 .27 .28 .29 .30 1131.32 .33 .34 .35 .36 ... 4311 »

源码中国 www.ymcn.org