[VHDL编程] syn-fifo-verilog

说明：用verilog语言写的同步FIFO设计源代码。-The source codes for syn-fifo using verilog language.
<runxin218> 在 2025-03-26 上传 | 大小：98kb | 下载：1

[VHDL编程] fpga_user_guide

说明：非常经典的FPGA设计使用教程，适合入门。-A guide book for FPGA design.
<runxin> 在 2025-03-26 上传 | 大小：13.65mb | 下载：0

[VHDL编程] asic_scrip_taiwan

说明：台湾中山大学ASIC实验室综合脚本教程,对学习，编写ASIC综合脚本有很大帮助哈。-synthesize scr ipt guide for ASIC
<runxin> 在 2025-03-26 上传 | 大小：1.22mb | 下载：0

[VHDL编程] sdram-control-verilog

说明：SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。-This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.
<runxin> 在 2025-03-26 上传 | 大小：968kb | 下载：0

[VHDL编程] FIFO_Asyn

说明：
<runxin> 在 2025-03-26 上传 | 大小：149kb | 下载：0

[VHDL编程] ddr-sdram

说明：DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.
<runxin> 在 2025-03-26 上传 | 大小：902kb | 下载：0

[VHDL编程] io

说明：io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，-io port VHDL code
<henin> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] LFSR

说明：LFSR模块，单个模块，实现移位寄存器，生成测试用pattern-LFSR
<henin> 在 2025-03-26 上传 | 大小：2kb | 下载：0

[VHDL编程] ROM

说明：ROM模块，功能在于，是创建一个简易的rom模块-rom
<henin> 在 2025-03-26 上传 | 大小：2kb | 下载：0

[VHDL编程] ALU

说明：alu 模块，算术逻辑单元，实现简单的控制模块，有最基本的几条指令-alu instruction
<henin> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] sequenceur_demo

说明：sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制-sequenceur，control
<henin> 在 2025-03-26 上传 | 大小：3kb | 下载：0

[VHDL编程] lcdcontrol

说明：液晶的控制，有VHDL语言实现-lcd control
<wu> 在 2025-03-26 上传 | 大小：333kb | 下载：0