[VHDL编程] Signal2

说明：VHDL语言写的序列信号发生器，放心使用，没问题-VHDL code
<mk> 在 2025-02-08 上传 | 大小：116kb | 下载：0

[VHDL编程] ALU2

说明：VHDL 做的ALU ，我们的实验代码,已经验证，可以使用-VHDL do ALU, our experimental code, has been verified, you can use
<mk> 在 2025-02-08 上传 | 大小：536kb | 下载：0

[VHDL编程] experiment1

说明：VHDL实现寄存器的代码，最后一个是完全正确的，前几个有些问题。-VHDL implementation register code, the last one is completely correct, the first few there are some problems.
<Yehe> 在 2025-02-08 上传 | 大小：211kb | 下载：0

[VHDL编程] JPEG2000

说明：用于JPEG2000的53小波VHDL源码-53 for the JPEG2000 wavelet VHDL source code
<闫霜山> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] EDAshiyanbaogao

说明：关于VHDL的关于数字跑表的eda的课程设计！-failed to translate
<wangchanglin> 在 2025-02-08 上传 | 大小：265kb | 下载：0

[VHDL编程] songer

说明：VHDL语言实现设计音乐功能模块的源代码，-VHDL language implementation design of musical function module source code,
<冬茗> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] yyy

说明：能检测11100101的序列，时钟信号控制输入的序列。-11,100,101 sequence can detect the clock signal control input sequences.
<叶晓春> 在 2025-02-08 上传 | 大小：186kb | 下载：0

[VHDL编程] music_1

说明：能通过eda实验箱上按键开关实现发出do，re，me等七个中低高音。-Experimental boxes through eda button switches to achieve given do, re, me and other 7 in the low treble.
<叶晓春> 在 2025-02-08 上传 | 大小：187kb | 下载：0

[VHDL编程] verilog_instance

说明：20多个十分实用的verilog例子，如状态机，除法器等-More than 20 very practical verilog examples, such as state machines, divider, etc.
<angelammo> 在 2025-02-08 上传 | 大小：91kb | 下载：0

[VHDL编程] floating_multi

说明：Floating point multiplier
<Alam> 在 2025-02-08 上传 | 大小：1.7mb | 下载：0

[VHDL编程] floatAdd_sub16

说明：single precision floating point adderr/sub
<jayanth> 在 2025-02-08 上传 | 大小：230kb | 下载：0

[VHDL编程] uart

说明：uart - veiloghdl rx, tx, baudrate-uart- veiloghdl rx, tx, baudrate
<xinha> 在 2025-02-08 上传 | 大小：5kb | 下载：0