搜索资源列表
plj
- 本程序为VHDL编写的频率计，测频范围从0.1Hz到1G-VHDL procedures for the preparation of the frequency meter, measuring frequency range from 0.1Hz to 1G
单片机频率计
- 此频率计是用单片机89C51和几块数字电路几个三极管，和一个微波集成电路构成。可测量频率最高为2G！分辨力为1HZ！电路中R16---R27电阻阻值为1K。这文件包里有两符制作成功后的图片！ 二个SCH。一个PCB文件。一个PDF文件。和一个程序HEX文件。制作的时候只要按线路板接好元件，然后把程序HEX文件烧写到单片机内，就可以调试了，希望大家成功。其中高稳定振荡电路SCH文件是我新加上的。如果大家有条件用上这电路也不错。那样频率计
ddsall
- DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进-DDS source VHDL language to achieve the program can be realized 1HZ frequency Step
es_mutil_meters_with_m128
- 基于MEGA128的多功能仪器,提供以下9种功能： 1. 2路0-10 VDC 电压表 2. 1路0-30V DC 电压表，带有一个10X跳针，可以测试0-300VDC 3. 0 – 3 安电流表 4. 4 通道逻辑分析仪 5. 频率发生器，50%占空比方波，0－5VDC，1HZ到8MHZ. 6. 波形发生器，正弦波、三角波、方波，1HZ 到 20＋MHZ?
函数信号发生器
- 系统能够产生正弦波、方波、三角波。同时还可以作为频率计测频率。函数信号的产生由MAX038和外围电路完成，能产生1Hz—20MHz的波形。-system can produce sine, square, triangle wave. Also as frequency measurement frequency. Signals generated by the MAX038 completed and the external ci
counter_8051
- 利用AT89C51搭配74C926來實現一個低頻的頻率記數器(範圍為1Hz~300KHz)-74C926 AT89C51 mix to achieve a low-frequency frequency Register (range of 1Hz - 300kHz)
qichedengguanlixitong
- 汽车信号灯控制系统 汽车上有一转弯控制杆。此控制杆有三个位置： 1、 中间位置时，汽车不转弯； 2、 向上时，汽车左转； 3、 向下时，汽车右转； 4、 汽车转弯时，要求左右尾灯、左右头灯和仪表板上的2个指标灯相应地发出闪烁信号； 5、 当应急开关合上时，所有6个信号灯都应闪烁； 6、 汽车刹车时，2个尾灯发出不闪烁的信号； 7、 如刹车时正在转弯，则相应的转弯闪烁信号不受影响。 8、 汽车转弯或应急
telephone_toll_collector_code
- 电话计费器程序/*信号定义： clk： 时钟信号，本例中其频率值为1Hz； decide： 电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示 长话，“11”表示特话； dispmoney： 用来显示卡内余额，其单位为角，这里假定能显示的最大数额为50 元 （500 角）； disptime： 显示本次通话的时长； write,read： 当write 信号下降沿到来时写卡，当话卡插入，rea
jhvhjhk
- 乒乓球游戏机实验报告实验人： 大火虎设计课题： 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路： 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分，显示，键盘控制。设计过程： 1) 对4MHZ信号进行分频,得到所需的1HZ,及七段显示器所需的频率.存为CLOCKMAKE.VHD(注:仿真时所加的信号频率比这要高。)。 2) 设计一个子
2G
- 一个分辩率达1Hz的2G频率计, mcs51单片几设计-1Hz up to a resolution for the 2G frequency meter, several single-chip design mcs51
SIN_fashengqi
- 2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提
dpjplj
- 本单片机设计的数字频率计 能够准确测量频率为1HZ-15MHZ，适用为方波，三角波及正弦波，可在人为的 用拨位开关在测量周期，频率及占空比之间转换，频率精度为1HZ，周期精度为 0．1微秒，占空比计时精度为0.1微秒。 -microcontroller design of the digital frequency meter can be accurately measured frequency 1HZ - 15MHZ.
stft4
- 对于持续时间为500s的两个LFM信号，其初始频率分别为0.1Hz、0.3Hz，中止频率分别为0.3Hz、0.1Hz，在不含噪声和含有噪声（ ）的情况下，仿真-for the duration of the two 500s LFM, the initial frequency of 0.1Hz. 0.3Hz, suspension frequencies of 0.3Hz, 0.1Hz. In noise-free and noisy
DDS
- 用8051控制DDS信号发生器，产生1HZ-10MHz的正弦波/三角波/方波-DDS with 8051 control signal generator, producing the 1HZ-10MHz sine/triangle/square wave
50M
- verilog 语言写的分频模块，实现用50Mhz的时钟频率分出1hz的频率，也就是一秒的频率-verilog language sub-frequency module, using the 50Mhz clock frequency 1hz separation, that is, the frequency of second
pinlvxiangwei
- 输入两路方波信号，测量信号的频率和两信号的相位差，能显示频率值和相位差，精度：0.1Hz，0.10。在满足精度的前提下分析和证实系统的测量范围。-Two square wave input signal, measurement signal frequency and phase difference of two signals showing the frequency value and phase accuracy: 0.1H
cpld
- 测量范围要求 1Hz-10MHz（输入信号幅度为0.5V-5V）。 基本性能要求 f为10MHz时，频率绝对误差不大于1000Hz； （高频精度） f小于1000Hz时，频率绝对误差不大于1Hz。 （低频精度） 提高性能要求 高频精度提高： f为10MHz时，频率绝对误差不大于100Hz。 低频精度提高：f小于1000Hz时，频率绝对误差不大于0.5Hz。 -Requirements of measuring ra
1HZ
- 1hz 分频器设计，基于dsp的程序，在实验板上调试通过，运行正确-1hz frequency
_50MHz--1Hz
- 分频电路，可将DE2板子上的50MHz分为1Hz输出，绝对可行，附有仿真程序！-Divider circuit can be divided into the DE2 board 1Hz output on 50MHz, absolutely feasible, with a simulation program!
clk1hz
- 工程上常用到的1Hz的时钟信号，采用VHDL语言来编写的(1Hz clock signals commonly used in engineering, the use of VHDL language to write)