搜索资源列表
dpll0227
- DPLL同步提取有一定效果-DPLL simultaneously extract a certain effect 11111111111111111111111
HDB3byVHDL
- 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极*替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题
chengxu
- 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
tdpsola
- 此算法是针对语音合成，采用时域的基音同步叠加算法，对波形进行韵律特征提取，修改，以及合成（包括短时能量分析，短时过零率分析等等算法）！算法是用matlab编写的-Speech synthesis, using time-domain synchronous Pitch stack algorithm, rhythm right waveform feature extraction, modification, and synthesi
dpll0227
- DPLL同步提取有一定效果-DPLL simultaneously extract a certain effect 11111111111111111111111
SC-DSC
- 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method
HDB3byVHDL
- 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极*替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题-Based on the VHDL language code HDB3 codecs design HDB3 code name is the t
chengxu
- 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。-MaxplusII used in the VHDL language programming realization of digital base-band signal synchronization extraction, is a password input and modify
333
- 针对位同步问题，提出了一种基于基函数分解的开环位定时估计算法。该算法首先利用基函数分解的结果进行相关运算，将本地参考信号波形和接收信号波形的定时偏差缩小到T/4以内；再根据相关运算提供的角度信息进行精确的位同步估计。该算法不需要提取载波相位信息，复杂度较低。仿真结果表明该算法具有较好的估计精度-For bit synchronization, a basis function-based decomposition of the ope
weifenqi
- 微分器：利用数字锁相环进行位同步信号提取的关键模块-Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules
jxd_senddata
- 定时从数据库中提取变更的数据，并通过FTP上传到网络上的指定路径中。可以用作数据库同步工具-Extracted from the database from time to time to change the data, and FTP upload to the network on a designated path.
SDHAnalysis
- 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码，共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data fr a me analysis and retrieval implementation of VHDL source code, include the fr a me synchronization, E1 and F1 st
TONGBUTIQU
- FPGA实现信号的同步提取功能,通信原理实验.-FPGA realization of the synchronization signal extraction functions, communications experiment.
bitsyn
- 在ＦＰＧＡ设计中，当接收的数据需要用数据中提取时钟的时候，需要进行同步处理，该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data sy
framesynchronizationexperiment
- 通信系统实验与分析十，帧同步提取实验-Experiment and Analysis of Communication System 10, fr a me synchronization experiment
weitb
- 在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication
proposed
- 实现OFDM中符号的定时同步以及频偏估计(Timing synchronization and frequency offset estimation of symbols in OFDM)
wei
- 实现位同步提取的代码部分，使用Verilog语言编程。(Implementing the code part of the bit synchronization extraction)
SET
- 同步压缩的改进，用于时频分析，具有较高的时频分辨率。(The improvement of synchronous compression is used in time-frequency analysis with high time-frequency resolution.)