文件名称:Verilog-statemachine
介绍说明－－下载内容均来自于网络，请自行研究使用
利用Verilog编程实现状态机的例子。很不错的。-use Verilog Programming state machine example. Very good.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 71477231verilog-statemachine.rar 列表 状态机例子\状态机设计的例子.txt 状态机例子\第七章.doc 状态机例子