文件名称:clock
介绍说明－－下载内容均来自于网络，请自行研究使用
一个简单的数字时钟Verilog仿真程序，60秒1分钟，60分一小时，24小时一天，265天一年。代码逻辑简化不含状态机，易理解。附激励文件可直接仿真。-A simple digital clock Verilog simulation program 60 seconds, 1 minute, 60 hours, 24 hours a day, 265 days a year. The code logic simplifies excluding state machine, easy to understand.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clock.v
test_clock.v