文件名称:lab3controler-design-with-Verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
用veriloghdl 编写的控制器代码，modusim仿真通过，包括原理图和代码，以实验报告形式写出-Controller code, written in veriloghdl modusim simulation through, including the principle diagram and code, in the form of a lab report write
(系统自动生成,下载前可以参看下载内容)
下载文件列表
实验3 控制器设计与仿真.doc