文件名称:usb2[1].0
介绍说明－－下载内容均来自于网络，请自行研究使用
usb源码下载，是基于windows开发平台的，通过FPGA加以仿真验证。可以进行数据的传输-usb download the source code is based on the Windows platform, to be adopted FPGA simulation. Can be the transmission of data
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 119128635usb2[1].0.rar 列表 usb2[1].0 usb2[1].0\usb_funct usb2[1].0\usb_funct\bench usb2[1].0\usb_funct\bench\CVS usb2[1].0\usb_funct\bench\CVS\Root usb2[1].0\usb_funct\bench\CVS\Repository usb2[1].0\usb_funct\bench\CVS\Entries usb2[1].0\usb_funct\bench\verilog usb2[1].0\usb_funct\bench\verilog\CVS usb2[1].0\usb_funct\bench\verilog\CVS\Root usb2[1].0\usb_funct\bench\verilog\CVS\Repository usb2[1].0\usb_funct\bench\verilog\CVS\Entries usb2[1].0\usb_funct\doc usb2[1].0\usb_funct\doc\CVS usb2[1].0\usb_funct\doc\CVS\Root usb2[1].0\usb_funct\doc\CVS\Repository usb2[1].0\usb_funct\doc\CVS\Entries usb2[1].0\usb_funct\doc\README.txt usb2[1].0\usb_funct\doc\STATUS.txt usb2[1].0\usb_funct\doc\usb_doc.pdf usb2[1].0\usb_funct\rtl usb2[1].0\usb_funct\rtl\CVS usb2[1].0\usb_funct\rtl\CVS\Root usb2[1].0\usb_funct\rtl\CVS\Repository usb2[1].0\usb_funct\rtl\CVS\Entries usb2[1].0\usb_funct\rtl\verilog usb2[1].0\usb_funct\rtl\verilog\CVS usb2[1].0\usb_funct\rtl\verilog\CVS\Root usb2[1].0\usb_funct\rtl\verilog\CVS\Repository usb2[1].0\usb_funct\rtl\verilog\CVS\Entries usb2[1].0\usb_funct\rtl\verilog\usbf_crc16.v usb2[1].0\usb_funct\rtl\verilog\usbf_crc5.v usb2[1].0\usb_funct\rtl\verilog\usbf_defines.v usb2[1].0\usb_funct\rtl\verilog\usbf_ep_rf.v usb2[1].0\usb_funct\rtl\verilog\usbf_ep_rf_dummy.v usb2[1].0\usb_funct\rtl\verilog\usbf_idma.v usb2[1].0\usb_funct\rtl\verilog\usbf_mem_arb.v usb2[1].0\usb_funct\rtl\verilog\usbf_pa.v usb2[1].0\usb_funct\rtl\verilog\usbf_pd.v usb2[1].0\usb_funct\rtl\verilog\usbf_pe.v usb2[1].0\usb_funct\rtl\verilog\usbf_pl.v usb2[1].0\usb_funct\rtl\verilog\usbf_rf.v usb2[1].0\usb_funct\rtl\verilog\usbf_top.v usb2[1].0\usb_funct\rtl\verilog\usbf_utmi_if.v usb2[1].0\usb_funct\rtl\verilog\usbf_utmi_ls.v usb2[1].0\usb_funct\rtl\verilog\usbf_wb.v usb2[1].0\usb_funct\sim usb2[1].0\usb_funct\sim\CVS usb2[1].0\usb_funct\sim\CVS\Root usb2[1].0\usb_funct\sim\CVS\Repository usb2[1].0\usb_funct\sim\CVS\Entries usb2[1].0\usb_funct\sim\rtl_sim usb2[1].0\usb_funct\sim\rtl_sim\CVS usb2[1].0\usb_funct\sim\rtl_sim\CVS\Root usb2[1].0\usb_funct\sim\rtl_sim\CVS\Repository usb2[1].0\usb_funct\sim\rtl_sim\CVS\Entries usb2[1].0\usb_funct\sim\rtl_sim\bin usb2[1].0\usb_funct\sim\rtl_sim\bin\CVS usb2[1].0\usb_funct\sim\rtl_sim\bin\CVS\Root usb2[1].0\usb_funct\sim\rtl_sim\bin\CVS\Repository usb2[1].0\usb_funct\sim\rtl_sim\bin\CVS\Entries usb2[1].0\usb_funct\sim\rtl_sim\run usb2[1].0\usb_funct\sim\rtl_sim\run\CVS usb2[1].0\usb_funct\sim\rtl_sim\run\CVS\Root usb2[1].0\usb_funct\sim\rtl_sim\run\CVS\Repository usb2[1].0\usb_funct\sim\rtl_sim\run\CVS\Entries usb2[1].0\usb_funct\syn usb2[1].0\usb_funct\syn\CVS usb2[1].0\usb_funct\syn\CVS\Root usb2[1].0\usb_funct\syn\CVS\Repository usb2[1].0\usb_funct\syn\CVS\Entries usb2[1].0\usb_funct\syn\bin usb2[1].0\usb_funct\syn\bin\CVS usb2[1].0\usb_funct\syn\bin\CVS\Root usb2[1].0\usb_funct\syn\bin\CVS\Repository usb2[1].0\usb_funct\syn\bin\CVS\Entries usb2[1].0\usb_funct\syn\bin\comp.dc usb2[1].0\usb_funct\syn\bin\design_spec.dc usb2[1].0\usb_funct\syn\bin\lib_spec.dc usb2[1].0\usb_funct\syn\bin\read.dc usb2[1].0\usb_funct\syn\log usb2[1].0\usb_funct\syn\log\CVS usb2[1].0\usb_funct\syn\log\CVS\Root usb2[1].0\usb_funct\syn\log\CVS\Repository usb2[1].0\usb_funct\syn\log\CVS\Entries usb2[1].0\usb_funct\syn\out usb2[1].0\usb_funct\syn\out\CVS usb2[1].0\usb_funct\syn\out\CVS\Root usb2[1].0\usb_funct\syn\out\CVS\Repository usb2[1].0\usb_funct\syn\out\CVS\Entries usb2[1].0\usb_funct\syn\run usb2[1].0\usb_funct\syn\run\CVS usb2[1].0\usb_funct\syn\run\CVS\Root usb2[1].0\usb_funct\syn\run\CVS\Repository usb2[1].0\usb_funct\syn\run\CVS\Entries