文件名称:FIFO
介绍说明－－下载内容均来自于网络，请自行研究使用
异步FIFO Verilog源代码，对控制读写地址进行设计，以便写满和读空只产生一个标志，实现对FIFO的缓冲控制-Asynchronous FIFO Verilog source code, designed to control read and write addresses in order to fill and read empty produce only one flag, the FIFO buffer control
(系统自动生成,下载前可以参看下载内容)
下载文件列表
第22章 异步FIFO设计
...................\async_cmp.v
...................\async_fifo.v
...................\dp_ram.v
...................\rptr_empty.v
...................\wptr_full.v
...................\async_cmp.v
...................\async_fifo.v
...................\dp_ram.v
...................\rptr_empty.v
...................\wptr_full.v