文件名称:spi_driver_verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
SPI控制器RTL级源码，实现标准SPI硬件接口-SPI controller RTL-level source code to achieve the standard SPI hardware interface
(系统自动生成,下载前可以参看下载内容)
下载文件列表
spi\tags\asyst_2\rtl\verilog\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\......3\rtl\verilog\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\initial\bench\verilog\spi_slave_model.v
...\....\.......\.....\.......\tb_spi_top.v
...\....\.......\.....\.......\wb_master_model.v
...\....\.......\doc\src\spi.doc
...\....\.......\rtl\verilog\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\.......\sim\run\sim
...\....\.......\...\...\tcl.scr
...\....\rel_1\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....2\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....3\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....4\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....5\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....6\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....7\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\......3\rtl\verilog\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\initial\bench\verilog\spi_slave_model.v
...\....\.......\.....\.......\tb_spi_top.v
...\....\.......\.....\.......\wb_master_model.v
...\....\.......\doc\src\spi.doc
...\....\.......\rtl\verilog\spi_clgen.v
...\....\.......\...\.......\spi_defines.v
...\....\.......\...\.......\spi_shift.v
...\....\.......\...\.......\spi_top.v
...\....\.......\...\.......\timescale.v
...\....\.......\sim\run\sim
...\....\.......\...\...\tcl.scr
...\....\rel_1\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....2\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....3\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....4\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....5\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....6\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v
...\....\.....\...\.......\spi_shift.v
...\....\.....\...\.......\spi_top.v
...\....\.....\...\.......\timescale.v
...\....\.....\sim\run\sim
...\....\.....\...\...\tcl.scr
...\....\....7\bench\verilog\spi_slave_model.v
...\....\.....\.....\.......\tb_spi_top.v
...\....\.....\.....\.......\wb_master_model.v
...\....\.....\doc\spi.pdf
...\....\.....\...\.rc\spi.doc
...\....\.....\rtl\verilog\spi_clgen.v
...\....\.....\...\.......\spi_defines.v