文件名称:verilog-design-Experience
- 所属分类：
- VHDL编程
- 资源属性：
- [WORD]
- 上传时间：
- 2012-11-26
- 文件大小：
- 9kb
- 下载次数：
- 0次
- 提 供 者：
- risc.*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog设计经验点滴，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module-verilog design Experience
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog design Experience.doc