文件名称:93317478verilog.HDL.examples

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 184kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 文*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

hdl代码的相关应用,里面还附有相关实例和介绍说明

-hdl code related applications, which also introduced with examples and instructions related
相关搜索: 407129443

(系统自动生成,下载前可以参看下载内容)

下载文件列表

verilog实例\ADC_16bit.v

...........\ALL.V

...........\COMPARE.V

...........\DECODER1.V

...........\FIFO.V

...........\FIFO_2.V

...........\MUL16.V

...........\MUX8X8.V

...........\PLI.TAR

...........\RISC8.ZIP

...........\SHIFTER.V

...........\SYNTHPIC.ZIP

...........\TEST.V

...........\adder_8bit.v

...........\adder_8bit_2.v

...........\binarytogray.v

...........\cla_8bits.v

...........\dds.v.txt

...........\decoder3x8.v

...........\div16.v.txt

...........\encoder8x3.v

...........\encoder8x3_2.v

...........\fifo.v.txt

...........\fifo_16x16.v

...........\framer.v.txt

...........\frequency5x2.v

...........\full_adder_1.v

...........\full_adder_2.v

...........\gencrc.v.txt

...........\half_adder_1.v

...........\half_adder_2.v

...........\half_adder_3.v

...........\lead_8bits_adder.v

...........\lead_8bits_adder2.v

...........\mult16.v.txt

...........\mult_piped_8x8.v

...........\mult_select.v

...........\multi_select_1.v

...........\myrand.c.txt

...........\nco.v.txt

...........\onehot.v.txt

...........\pic.v.txt

...........\sequence_dectect.v

...........\string.v.txt

...........\test_cla_8bits.v

...........\testing.v.txt

...........\wpulse.v.txt

verilog实例

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org