文件名称:viterbidecoder
介绍说明－－下载内容均来自于网络，请自行研究使用
viterbi译码器的Verilog实现,(3,1,7)零尾卷积码-viterbi decoder implementation by verilog HDL （3，1，7）zero tail conventional code
相关搜索： viterbi
verilog
viterbi
decoder
verilog
viterbi
viterbi
decoder
in
verilog
viterbidecoder
in
verilog
verilog
code
of
viterbi
decoder
verilog
viterbi
decoder
verilog
viterbi
viterbi
decoder
in
verilog
viterbidecoder
in
verilog
verilog
code
of
viterbi
decoder
(系统自动生成,下载前可以参看下载内容)
下载文件列表
viterbidecoder
..............\ASC.v
..............\BMU.v
..............\opt.v
..............\shiftReg.v
..............\top.v
..............\ASC.v
..............\BMU.v
..............\opt.v
..............\shiftReg.v
..............\top.v