文件名称:clockVHDL
介绍说明--下载内容均来自于网络,请自行研究使用
采用自顶向下设计方法,由秒计数模块、分计数模块、时计数模块、时间设置模块和译码模块五部分组成。-Using top-down design methodology, from the second counter module, sub-counting module, when the counting module, time setting module and decoding module of five parts.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
电子钟VHDL设计.doc