文件名称:jiajianfaqi
介绍说明--下载内容均来自于网络,请自行研究使用
利用VHDL语言设计的两位加减法器,设计采用BLOCK并行设计可以同时进行加法与减法运算-VHDL language design using addition and subtraction of two instruments used, designed using BLOCK parallel design can be done concurrently addition and subtraction
(系统自动生成,下载前可以参看下载内容)
下载文件列表
lab21.vhd
lab21.scf
lab21.scf