文件名称:Verilog

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [PDF]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 3.63mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • qi***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

vreilog资料,供大家学习下载,希望大家有什么好的资料共享下,-verilog
(系统自动生成,下载前可以参看下载内容)

下载文件列表

Verilog

.......\1.sequential_design.pdf

.......\10.7_behavioral.pdf

.......\11.basic_elements.pdf

.......\12.8_task_function.pdf

.......\13.9_useful_tech.pdf

.......\14.CaseStudy_MIPS32.pdf

.......\15.user_defined_Primitives.pdf

.......\16.switch.pdf

.......\17.delay.pdf

.......\2.ver_chap1.pdf

.......\3.ver_overview.pdf

.......\4.2_hierarchical.pdf

.......\5.basic_concept.pdf

.......\6.ver_examples.pdf

.......\7.4_module.pdf

.......\8.gatelevel.pdf

.......\9.6_dataflow.pdf

.......\ex2.doc

.......\Final Project Exercise 1.doc

.......\Final Project Exercise 2.doc

.......\Final Project Exercise 3.doc

.......\MIPS_ALU_exer4.v

.......\verilog code example.htm

.......\verilog-manual.htm

.......\verilog_manual1.htm

.......\ver_chap1.pdf

.......\ver_chap10_2up.pdf

.......\ver_chap11_2up.pdf

.......\ver_chap12_2up.pdf

.......\ver_chap1_2up.pdf

.......\ver_chap2_2up.pdf

.......\ver_chap3_2up.pdf

.......\ver_chap3_p1_2up.pdf

.......\ver_chap3_v2.pdf

.......\ver_chap4_2up.pdf

.......\ver_chap5.pdf

.......\ver_chap5_p1.pdf

.......\ver_chap6_2up.pdf

.......\ver_chap7_2up.pdf

.......\ver_chap8_2up.pdf

.......\ver_chap9_2up.pdf

.......\ver_examples-4up.pdf

.......\vlog_ref_body.html

.......\wires_in_verilog.htm

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org