文件名称:ADC_INTERFACE
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 6kb
- 下载次数：
- 0次
- 提 供 者：
- yasir******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit. -it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.
相关搜索： adc
verilog
adc
Verilog
ADC
verilog
adc
vhdl
Verilog
Simulator
verilog
ISE
verilog
code
for
adc
VHDL
code
for
ADC
VHDL
ADC
verilog
adc
Verilog
ADC
verilog
adc
vhdl
Verilog
Simulator
verilog
ISE
verilog
code
for
adc
VHDL
code
for
ADC
VHDL
ADC
(系统自动生成,下载前可以参看下载内容)
下载文件列表
rtl
...\adc_bcd27seg_dec.v
...\adc_clk_div.v
...\adc_interface.v
...\adc_lut.v
...\adc_max186_sm.v
...\adc_top.v
...\adc_bcd27seg_dec.v
...\adc_clk_div.v
...\adc_interface.v
...\adc_lut.v
...\adc_max186_sm.v
...\adc_top.v