文件名称:FIFO_Buffer(verilog)
介绍说明－－下载内容均来自于网络，请自行研究使用
这是一个FIFO_Buffer的verilog代码.-This is a FIFO_Buffer the Verilog code.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FIFO_Buffer(verilog代码)
........................\FIFO_Asyn
........................\.........\FIFO_Buffer.v
........................\.........\my_FIFO_Asyn.cr.mti
........................\.........\my_FIFO_Asyn.mpf
........................\.........\Ser_Par_Conv_32.v
........................\.........\t_FIFO_Clock_Domain_Synch.v
........................\.........\vsim.wlf
........................\.........\work
........................\.........\....\@f@i@f@o_@buffer
........................\.........\....\................\verilog.asm
........................\.........\....\................\_primary.dat
........................\.........\....\................\_primary.vhd
........................\.........\....\@ser_@par_@conv_32
........................\.........\....\..................\verilog.asm
........................\.........\....\..................\_primary.dat
........................\.........\....\..................\_primary.vhd
........................\.........\....\t_@f@i@f@o_@clock_@domain_@synch
........................\.........\....\................................\verilog.asm
........................\.........\....\................................\_primary.dat
........................\.........\....\................................\_primary.vhd
........................\.........\....\write_synchronizer
........................\.........\....\..................\verilog.asm
........................\.........\....\..................\_primary.dat
........................\.........\....\..................\_primary.vhd
........................\.........\....\_info
........................\.........\write_synchronizer.v
........................\FIFO_Syn
........................\........\FIFO_Buffer.v
........................\........\FIFO_Syn.cr.mti
........................\........\FIFO_Syn.mpf
........................\........\transcript
........................\........\t_FIFO_Buffer.v
........................\........\vsim.wlf
........................\........\work
........................\........\....\@f@i@f@o_@buffer
........................\........\....\................\verilog.asm
........................\........\....\................\_primary.dat
........................\........\....\................\_primary.vhd
........................\........\....\t_@f@i@f@o_@buffer
........................\........\....\..................\verilog.asm
........................\........\....\..................\_primary.dat
........................\........\....\..................\_primary.vhd
........................\........\....\_info
........................\FIFO_Asyn
........................\.........\FIFO_Buffer.v
........................\.........\my_FIFO_Asyn.cr.mti
........................\.........\my_FIFO_Asyn.mpf
........................\.........\Ser_Par_Conv_32.v
........................\.........\t_FIFO_Clock_Domain_Synch.v
........................\.........\vsim.wlf
........................\.........\work
........................\.........\....\@f@i@f@o_@buffer
........................\.........\....\................\verilog.asm
........................\.........\....\................\_primary.dat
........................\.........\....\................\_primary.vhd
........................\.........\....\@ser_@par_@conv_32
........................\.........\....\..................\verilog.asm
........................\.........\....\..................\_primary.dat
........................\.........\....\..................\_primary.vhd
........................\.........\....\t_@f@i@f@o_@clock_@domain_@synch
........................\.........\....\................................\verilog.asm
........................\.........\....\................................\_primary.dat
........................\.........\....\................................\_primary.vhd
........................\.........\....\write_synchronizer
........................\.........\....\..................\verilog.asm
........................\.........\....\..................\_primary.dat
........................\.........\....\..................\_primary.vhd
........................\.........\....\_info
........................\.........\write_synchronizer.v
........................\FIFO_Syn
........................\........\FIFO_Buffer.v
........................\........\FIFO_Syn.cr.mti
........................\........\FIFO_Syn.mpf
........................\........\transcript
........................\........\t_FIFO_Buffer.v
........................\........\vsim.wlf
........................\........\work
........................\........\....\@f@i@f@o_@buffer
........................\........\....\................\verilog.asm
........................\........\....\................\_primary.dat
........................\........\....\................\_primary.vhd
........................\........\....\t_@f@i@f@o_@buffer
........................\........\....\..................\verilog.asm
........................\........\....\..................\_primary.dat
........................\........\....\..................\_primary.vhd
........................\........\....\_info