文件名称:news5f
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
exemplar.his
exemplar.log
fsm_temp.edf
fsm_temp.ncf
fsm_temp.sum
fsm_temp.xdb
news5f.cr.mti
news5f.mpf
news5f.v
news5f.v.bak
news5f_top.edf
news5f_top.ncf
news5f_top.sum
news5f_top.v
news5f_top.v.bak
news5f_top.xdb
news5f_top_0.edf
news5f_top_0.lsp
news5f_top_0.ncf
news5f_top_0.scr
news5f_top_0.sum
news5f_top_0.xdb
news5f_top_1.edf
news5f_top_1.ncf
news5f_top_1.sum
news5f_top_1.xdb
spc.edf
spc.ncf
spc.sum
spc.xdb
tb_news5f.v
vsim.wlf
work_s5f_INTERFACE_XRTL.nlv
exemplar.log
fsm_temp.edf
fsm_temp.ncf
fsm_temp.sum
fsm_temp.xdb
news5f.cr.mti
news5f.mpf
news5f.v
news5f.v.bak
news5f_top.edf
news5f_top.ncf
news5f_top.sum
news5f_top.v
news5f_top.v.bak
news5f_top.xdb
news5f_top_0.edf
news5f_top_0.lsp
news5f_top_0.ncf
news5f_top_0.scr
news5f_top_0.sum
news5f_top_0.xdb
news5f_top_1.edf
news5f_top_1.ncf
news5f_top_1.sum
news5f_top_1.xdb
spc.edf
spc.ncf
spc.sum
spc.xdb
tb_news5f.v
vsim.wlf
work_s5f_INTERFACE_XRTL.nlv