搜索资源列表

  1. news5f

    0下载：
  2. Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.

  3. 所属分类：其它资源

    • 发布日期：2008-10-13
    • 文件大小：43.51kb
    • 提供者：曹光明

  1. news5f

    0下载：
  2. Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.

  3. 所属分类：VHDL编程

    • 发布日期：2024-11-29
    • 文件大小：43kb
    • 提供者：曹光明

源码中国 www.ymcn.org