文件名称:Altera_uart_Verilog
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
FPGA/CPLD应用,uart的Verilog HDL原码-FPGA/CPLD applications, UART Verilog HDL source
相关搜索： fpga
uart
uart
fpga
CPLD
fpga
uart
CPLD
UART
uart
verilog
verilog
uart
uart_verilog
fpga
verilog
uart
uart
fpga
CPLD
fpga
uart
CPLD
UART
uart
verilog
verilog
uart
uart_verilog
fpga
verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
address_decode.v
clock_divider.v
control_operation.v
cpu_interface.v
serial_interface.v
status_registers.v
tester.v
uart_tb.v
uart_top.v
xmit_rcv_control.v
clock_divider.v
control_operation.v
cpu_interface.v
serial_interface.v
status_registers.v
tester.v
uart_tb.v
uart_top.v
xmit_rcv_control.v