文件名称:FPGACPLD
介绍说明－－下载内容均来自于网络，请自行研究使用
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 17869303fpgacpld.rar 列表 fpga经验谈.pdf 下载说明.htm 目录.chm