文件名称:S6_VGA
- 所属分类：
- 单片机(51,AVR,MSP430等)
- 资源属性：
- [ASM] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 3.04mb
- 下载次数：
- 0次
- 提 供 者：
- 胡**
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
利用EP1C6作为控制器实现驱动vga显示器，虽然只有8位色，但是实现方式只得借鉴-Verilog of VGA
(系统自动生成,下载前可以参看下载内容)
下载文件列表
S6_VGA\Doc\程序说明.txt
......\Proj\cmp_state.ini
......\....\ColorBar.asm.rpt
......\....\ColorBar.cdf
......\....\ColorBar.done
......\....\ColorBar.eda.rpt
......\....\ColorBar.fit.eqn
......\....\ColorBar.fit.rpt
......\....\ColorBar.fit.summary
......\....\ColorBar.flow.rpt
......\....\ColorBar.map.eqn
......\....\ColorBar.map.rpt
......\....\ColorBar.map.summary
......\....\ColorBar.pin
......\....\ColorBar.pof
......\....\ColorBar.qpf
......\....\ColorBar.qsf
......\....\ColorBar.qws
......\....\ColorBar.sof
......\....\ColorBar.tan.rpt
......\....\ColorBar.tan.summary
......\....\ColorBar_assignment_defaults.qdf
......\....\db\altsyncram_1f92.tdf
......\....\..\altsyncram_fl82.tdf
......\....\..\altsyncram_hl82.tdf
......\....\..\cntr_f29.tdf
......\....\..\cntr_gq7.tdf
......\....\..\cntr_ln7.tdf
......\....\..\cntr_no8.tdf
......\....\..\cntr_qt7.tdf
......\....\..\cntr_rt7.tdf
......\....\..\cntr_vt9.tdf
......\....\..\ColorBar.asm.qmsg
......\....\..\ColorBar.cbx.xml
......\....\..\ColorBar.cmp.cdb
......\....\..\ColorBar.cmp.hdb
......\....\..\ColorBar.cmp.rdb
......\....\..\ColorBar.cmp.tdb
......\....\..\ColorBar.cmp0.ddb
......\....\..\ColorBar.db_info
......\....\..\ColorBar.eco.cdb
......\....\..\ColorBar.eda.qmsg
......\....\..\ColorBar.fit.qmsg
......\....\..\ColorBar.hier_info
......\....\..\ColorBar.hif
......\....\..\ColorBar.map.cdb
......\....\..\ColorBar.map.hdb
......\....\..\ColorBar.map.qmsg
......\....\..\ColorBar.pre_map.cdb
......\....\..\ColorBar.pre_map.hdb
......\....\..\ColorBar.psp
......\....\..\ColorBar.rtlv.hdb
......\....\..\ColorBar.rtlv_sg.cdb
......\....\..\ColorBar.rtlv_sg_swap.cdb
......\....\..\ColorBar.sgdiff.cdb
......\....\..\ColorBar.sgdiff.hdb
......\....\..\ColorBar.signalprobe.cdb
......\....\..\ColorBar.sld_design_entry.sci
......\....\..\ColorBar.sld_design_entry_dsc.sci
......\....\..\ColorBar.syn_hier_info
......\....\..\ColorBar.tan.qmsg
......\....\..\ColorBar_cmp.qrpt
......\....\..\decode_9ie.tdf
......\....\simulation\modelsim\ColorBar.vo
......\....\..........\........\ColorBar_modelsim.xrf
......\....\..........\........\ColorBar_v.sdo
......\....\..........\........\cyclone_atoms.v
......\....\..........\........\vga_test.cr.mti
......\....\..........\........\vga_test.mpf
......\....\..........\........\vga_test.v
......\....\..........\........\vga_vl.v
......\....\..........\........\vsim.wlf
......\....\..........\........\wave.do
......\....\..........\........\.ork\@c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e\verilog.asm
......\....\..........\........\....\................................\_primary.dat
......\....\..........\........\....\................................\_primary.vhd
......\....\..........\........\....\..olor@bar\verilog.asm
......\....\..........\........\....\..........\_primary.dat
......\....\..........\........\....\..........\_primary.vhd
......\....\..........\........\....\cyclone_and1\verilog.asm
......\....\..........\........\....\............\_primary.dat
......\....\..........\........\....\............\_primary.vhd
......\....\..........\........\....\............6\verilog.asm
......\....\..........\........\....\.............\_primary.dat
......\....\..........\........\....\.............\_primary.vhd
......\....\..........\........\....\.........smiblock\verilog.asm
......\....\..........\........\....\.................\_primary.dat
......\....\..........\........\....\.................\_primary.vhd
......\....\..........\........\....\..........ynch_io\verilog.asm
......\....\..........\........\....\.................\_primary.dat
......\....\..........\........\....\.................\_primary.vhd
......\....\..........\........\....\...............lcell\verilog.asm
......\....\..........\........\....\....................\_primary.dat
......\....\..........\........\....\....................\_primary.vhd
......\....\..........\........\....\........b17mux21\verilog.asm
......\....\..........\........\....\................\_primary.dat
......\....\..........\........\....\................\_primary.vhd
......\....\..........\...
......\Proj\cmp_state.ini
......\....\ColorBar.asm.rpt
......\....\ColorBar.cdf
......\....\ColorBar.done
......\....\ColorBar.eda.rpt
......\....\ColorBar.fit.eqn
......\....\ColorBar.fit.rpt
......\....\ColorBar.fit.summary
......\....\ColorBar.flow.rpt
......\....\ColorBar.map.eqn
......\....\ColorBar.map.rpt
......\....\ColorBar.map.summary
......\....\ColorBar.pin
......\....\ColorBar.pof
......\....\ColorBar.qpf
......\....\ColorBar.qsf
......\....\ColorBar.qws
......\....\ColorBar.sof
......\....\ColorBar.tan.rpt
......\....\ColorBar.tan.summary
......\....\ColorBar_assignment_defaults.qdf
......\....\db\altsyncram_1f92.tdf
......\....\..\altsyncram_fl82.tdf
......\....\..\altsyncram_hl82.tdf
......\....\..\cntr_f29.tdf
......\....\..\cntr_gq7.tdf
......\....\..\cntr_ln7.tdf
......\....\..\cntr_no8.tdf
......\....\..\cntr_qt7.tdf
......\....\..\cntr_rt7.tdf
......\....\..\cntr_vt9.tdf
......\....\..\ColorBar.asm.qmsg
......\....\..\ColorBar.cbx.xml
......\....\..\ColorBar.cmp.cdb
......\....\..\ColorBar.cmp.hdb
......\....\..\ColorBar.cmp.rdb
......\....\..\ColorBar.cmp.tdb
......\....\..\ColorBar.cmp0.ddb
......\....\..\ColorBar.db_info
......\....\..\ColorBar.eco.cdb
......\....\..\ColorBar.eda.qmsg
......\....\..\ColorBar.fit.qmsg
......\....\..\ColorBar.hier_info
......\....\..\ColorBar.hif
......\....\..\ColorBar.map.cdb
......\....\..\ColorBar.map.hdb
......\....\..\ColorBar.map.qmsg
......\....\..\ColorBar.pre_map.cdb
......\....\..\ColorBar.pre_map.hdb
......\....\..\ColorBar.psp
......\....\..\ColorBar.rtlv.hdb
......\....\..\ColorBar.rtlv_sg.cdb
......\....\..\ColorBar.rtlv_sg_swap.cdb
......\....\..\ColorBar.sgdiff.cdb
......\....\..\ColorBar.sgdiff.hdb
......\....\..\ColorBar.signalprobe.cdb
......\....\..\ColorBar.sld_design_entry.sci
......\....\..\ColorBar.sld_design_entry_dsc.sci
......\....\..\ColorBar.syn_hier_info
......\....\..\ColorBar.tan.qmsg
......\....\..\ColorBar_cmp.qrpt
......\....\..\decode_9ie.tdf
......\....\simulation\modelsim\ColorBar.vo
......\....\..........\........\ColorBar_modelsim.xrf
......\....\..........\........\ColorBar_v.sdo
......\....\..........\........\cyclone_atoms.v
......\....\..........\........\vga_test.cr.mti
......\....\..........\........\vga_test.mpf
......\....\..........\........\vga_test.v
......\....\..........\........\vga_vl.v
......\....\..........\........\vsim.wlf
......\....\..........\........\wave.do
......\....\..........\........\.ork\@c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e\verilog.asm
......\....\..........\........\....\................................\_primary.dat
......\....\..........\........\....\................................\_primary.vhd
......\....\..........\........\....\..olor@bar\verilog.asm
......\....\..........\........\....\..........\_primary.dat
......\....\..........\........\....\..........\_primary.vhd
......\....\..........\........\....\cyclone_and1\verilog.asm
......\....\..........\........\....\............\_primary.dat
......\....\..........\........\....\............\_primary.vhd
......\....\..........\........\....\............6\verilog.asm
......\....\..........\........\....\.............\_primary.dat
......\....\..........\........\....\.............\_primary.vhd
......\....\..........\........\....\.........smiblock\verilog.asm
......\....\..........\........\....\.................\_primary.dat
......\....\..........\........\....\.................\_primary.vhd
......\....\..........\........\....\..........ynch_io\verilog.asm
......\....\..........\........\....\.................\_primary.dat
......\....\..........\........\....\.................\_primary.vhd
......\....\..........\........\....\...............lcell\verilog.asm
......\....\..........\........\....\....................\_primary.dat
......\....\..........\........\....\....................\_primary.vhd
......\....\..........\........\....\........b17mux21\verilog.asm
......\....\..........\........\....\................\_primary.dat
......\....\..........\........\....\................\_primary.vhd
......\....\..........\...