资源列表
[编译] 基于VHDL的DDS信号发生器
说明:本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz~20KHz,幅度的峰 峰值为0.3V~5V两路信号之间可实现0°~359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计<meimeisa1> 在 2011-05-04 上传 | 大小:363 | 下载:0
[编译] Intel_Visual_Fortran_XE2011.lic
说明:Intel_Visual_Fortran_XE2011.lic许可证文件<muzixuan4> 在 2021-01-09 上传 | 大小:556 | 下载:2
[编译] The function should concatenate first two strings
说明:UDF which accepts three strings as arguments. The function should concatenate first two strings and keep the result in the third string which should be displayed by the main() function<pratik> 在 2021-12-25 上传 | 大小:577 | 下载:0