[VHDL编程] osh

说明：Verilog开发脚本文件，Cyclone四代引脚分配源文件-Verilog development scr ipt file, cyclone pinout four generation file
<管鑫> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] Quartus_II_11.0

说明：QuartusII.11.0学习与应用，QuartusII.11.0的入门学习与快速应用方法-QuartusII 11.0 learning and application, QuartusII 11.0 introduction to the study and application methods quickly
<管鑫> 在 2025-02-05 上传 | 大小：755kb | 下载：0

[VHDL编程] IIC

说明：使用verilog HDL编写IIC代码，通过FPGA读取mpu6050数据，其他IIC器件代码类似-IIC written using verilog HDL code, read mpu6050 data through FPGA, similar to other IIC device code
<陈孙杰> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] AD9910_div_clk2p5(1)

说明：AD9910在DE2板上实现单音信号点频-AD9910 DE2 board to achieve the tone frequency signal points
<黄刚> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div_3

说明：利用Verilog语言实现3分频，在Quartus中调试通过！-Use Verilog language divide by 3, in Quartus debugging through!
<黄刚> 在 2025-02-05 上传 | 大小：1.65mb | 下载：0

[VHDL编程] traffic

说明：用Verilog语言实现了一个路口四个方向的交通灯控制，并带有倒计时显示-Verilog language used to control traffic lights at an intersection of the four directions, and with a countdown display
<黄刚> 在 2025-02-05 上传 | 大小：688kb | 下载：0

[VHDL编程] zidong_led_water

说明：用Verilog语言实现了将50MHz时钟分频到1Hz，实现了自动流水显示HELLO字母功能-Verilog language of the 50MHz clock frequency to 1Hz, realized the function of automatic water display HELLO letters
<黄刚> 在 2025-02-05 上传 | 大小：313kb | 下载：0

[VHDL编程] FPGA-source

说明：详细介绍了FPGA使用的一些资料，希望对大家学习FPGA有帮助-Details FPGA use some of the information, we want to help them to learn FPGA
<萌芽> 在 2025-02-05 上传 | 大小：2.96mb | 下载：0

[VHDL编程] Source-code-of-Intelligent-Controller

说明：Source Code of Traffic Light Controller
<DK> 在 2025-02-05 上传 | 大小：151kb | 下载：0

[VHDL编程] mult-64bit-booth.txt

说明：64位booth乘法器，verilog HDL， zip文件，modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
<cunxi> 在 2025-02-05 上传 | 大小：92kb | 下载：1

[VHDL编程] ads7890

说明：用VHDL编写的读取AD装换芯片ads7890程序，加了一个LED显示。-Read AD using VHDL chip installed for ads7890 program, plus a LED display.
<贺风> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] fft256

说明：利用FPGA ip核实现256点的FFT转换，用vhdL语言实现。-Use FPGA ip core to achieve the 256-point FFT conversion with vhdL language.
<贺风> 在 2025-02-05 上传 | 大小：919kb | 下载：0