[VHDL编程] DE2_video_pass_demo-rww

说明：视频发射源发射信号，基于DE2115fpga平台的视频信号显示与处理-Transmitting the video signal transmission source, based on a video signal display DE2115fpga platform and processing
<马超> 在 2025-02-03 上传 | 大小：3.08mb | 下载：0

[VHDL编程] 1112

说明：基于fpga平台的与HMI屏幕的串口连接实现简单图像的显示和触屏操作-Fpga based platform serial connection with HMI screen image display and simple touch-screen operation
<马超> 在 2025-02-03 上传 | 大小：911kb | 下载：0

[VHDL编程] digital-tube

说明：基于FPGA平台，实现3*3按键在单位数码管上显示相应字符，再次输入其他数字后，将以前数字在四位数码管实现数字移动-FPGA-based platform, 3* 3 button to display the corresponding character in the digital unit, enter the other numbers again, the figures in the previous four digit
<马超> 在 2025-02-03 上传 | 大小：693kb | 下载：0

[VHDL编程] Ring0

说明：température FPGA projet fichier te mpérature FPGA projet fichier te mpérature FPGA projet fichier-température FPGA projet fichier température FPGA projet fichier température FPGA projet fichier température FPGA projet fi
<aymen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] ChengFaQi_mux16

说明：实现16位乘法器 并有modelsim仿真文件-The realization of the 16 bit multiplier and Modelsim simulation file!!!!!!!!!!!!!!!!!!!!!!!!
<望奎> 在 2025-02-03 上传 | 大小：798kb | 下载：0

[VHDL编程] divcnt

说明：基于Lattice XO2系列的简易分频器-Based on Lattice XO2 series of simple divider
<周晓军> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] 2.1.5P4-Adder-VHDL-and-Waveform

说明：p4_adder 奔腾4cpu的加法器,包括carry selectadder carry generator -p4_adder Pentium 4cpu adder includes carry selectadder carry generator
<young> 在 2025-02-03 上传 | 大小：67kb | 下载：0

[VHDL编程] 1.1Generic-Mux-VHDL

说明：generic 2to1多路复用器,用behavior和structure两种方式写的!-generic 2to1 multiplexer with behavior and structure are two ways to write!
<young> 在 2025-02-03 上传 | 大小：39kb | 下载：0

[VHDL编程] 1.2Register-VHDL-and-testbench

说明：用d type flip flop 改成的n bit 的寄存器，分别用到了同步和异步2种方式-With d type flip flop into the n bit registers were used in the synchronous and asynchronous 2 ways
<young> 在 2025-02-03 上传 | 大小：54kb | 下载：0

[VHDL编程] 1.4RCA

说明：由full adder 组成的RCA adder，并且用behavior和structure两种方式写成带有testbench-RCA adder composed by a full adder, and with behavior and structure with a testbench written in two ways
<young> 在 2025-02-03 上传 | 大小：144kb | 下载：0

[VHDL编程] 1.5Accumulator

说明：累加器，由mux，register，adder组成的n ；bit累加器-Accumulator, the mux, register, adder composed of n bit accumulator
<young> 在 2025-02-03 上传 | 大小：275kb | 下载：0

[VHDL编程] 1.6ALU-Behavioral

说明：behavior方式的简单ALU 实现了以下功能：all operations are combinational  ADD/SUB on N bits operands  MULTIPLY on N/2 bits operands (Least Significant Part of), result on N bits.  bitwise AND, OR, XOR on 32 bits operands. 
<young> 在 2025-02-03 上传 | 大小：106kb | 下载：0