资源列表
[VHDL编程] zhuangtaiji
说明:状态机 多种状态的转换 verilog语言编写-Convert verilog language write state machine multiple states<龚强> 在 2025-02-01 上传 | 大小:432kb | 下载:0
[VHDL编程] half_adder
说明:VHDL code for generating half adder<mohamed> 在 2025-02-01 上传 | 大小:421kb | 下载:0
[VHDL编程] shift_right
说明:VHDL code for generaring shift register<mohamed> 在 2025-02-01 上传 | 大小:412kb | 下载:0
[VHDL编程] quartus9_tst
说明:一个比较简单的基于CPLD的数码管显示程序,适合初学者学习,使用Verilog编写-A relatively simple CPLD-based digital tube display program, suitable for beginners to learn to write using Verilog<中国> 在 2025-02-01 上传 | 大小:63kb | 下载:0