[VHDL编程] half_adder

说明：VHDL code for generating half adder
<mohamed> 在 2025-04-24 上传 | 大小：421kb | 下载：0

[VHDL编程] shift_right

说明：VHDL code for generaring shift register
<mohamed> 在 2025-04-24 上传 | 大小：412kb | 下载：0

[VHDL编程] d_flip_en

说明：VHDL code for generating D-flip flop
<mohamed> 在 2025-04-24 上传 | 大小：457kb | 下载：0

[VHDL编程] counter

说明：generating counter using VHDL
<mohamed> 在 2025-04-24 上传 | 大小：431kb | 下载：0

[VHDL编程] quartus9_tst

说明：一个比较简单的基于CPLD的数码管显示程序，适合初学者学习，使用Verilog编写-A relatively simple CPLD-based digital tube display program, suitable for beginners to learn to write using Verilog
<中国> 在 2025-04-24 上传 | 大小：63kb | 下载：0

[VHDL编程] DS18B20

说明：由于18B20时序要求严格，一般不建议采用niosii来实现对他的驱动。本人自己编写的基于NIOSII驱动函数，50MHz主频，保证可用，温度精确到0.0625度。-Due to stringent timing requirements 18B20 generally not recommended niosii to achieve his driver. I have written based on NIOSII driver
<曹操> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ad9516

说明：在FPGA上编写的通过SPI总线配置外部PLL芯片AD9516的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external PLL chip AD9516 via SPI bus program on FPGA written by board-level debugging, verification is available. Program th
<lszyx344> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] dac5686

说明：在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program
<lszyx344> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] ltc2183

说明：在FPGA上编写的通过SPI总线配置外部ADC芯片LTC2183的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external ADC chip LTC2183 via SPI bus program on FPGA written by board-level debugging, verification is available. Program
<lszyx344> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] UART

说明：在FPGA上编写的通过UART接口同上位机进行通信的程序，通过板级调试，验证可用。 -Written on the FPGA to communicate via UART interface ditto-bit machine program, through board-level debugging, verification is available.
<lszyx344> 在 2025-04-24 上传 | 大小：6kb | 下载：0

[VHDL编程] ADCaPLL

说明：在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external PLL chip AD9518 and ADC9268 via SPI bus program on FPGA written by board-level debugging, verification is a
<lszyx344> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] FIFO_altera.v

说明：FIFO for Altera Cyclone II or Cyclone III on memory blocks. Length of FIFO can be changed.
<gmind> 在 2025-04-24 上传 | 大小：1kb | 下载：0