[VHDL编程] FIFO_altera.v

说明：FIFO for Altera Cyclone II or Cyclone III on memory blocks. Length of FIFO can be changed.
<gmind> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] shifter_8bit

说明：利用VHDL语言实现的8bit移位寄存器的设置，可以实现左移或者右移，全部工程都在rar里面，可以直接使用。-Using the VHDL 8bit shift register settings, you can achieve the left or right, all the works are in rar inside, can be used directly.
<miller> 在 2025-02-01 上传 | 大小：13kb | 下载：0

[VHDL编程] KEY_down_detect

说明：按键检测VHDL程序，主要实现对开发板按键的检测以及一些时间延迟的信息。程序较全，可以按照不同的开发板设置相应的引脚进行操作。-Key detection VHDL program, the main achievement of some time delay detection and information on the development board keys. Than the whole program, you can
<miller> 在 2025-02-01 上传 | 大小：16kb | 下载：0

[VHDL编程] spi_dac_ad7394_ad7395.v

说明：Verilog code of SPI configurator for DAC AD7394 and AD7395
<gmind> 在 2025-02-01 上传 | 大小：262kb | 下载：0

[VHDL编程] wgy_o1

说明：抗干扰接收机程序，包括解调与抗干扰算法-Anti-jamming receiver program
<郝梁> 在 2025-02-01 上传 | 大小：24.32mb | 下载：0

[VHDL编程] New-Folder-(2)

说明：UART communication on SPARTAN 6 it contains tx and rx
<PADDU> 在 2025-02-01 上传 | 大小：5kb | 下载：0

[VHDL编程] 1

说明：Verilog语言编写的电话计费器程序-Telephone billing program written in Verilog language!!!!!!!!!!!!!!!!!!! !!!!!!
<望奎> 在 2025-02-01 上传 | 大小：16kb | 下载：0

[VHDL编程] 12

说明：用Verilog语言编写的数字时钟程序-Using Verilog language digital clock procedures!!!!!!!!!!!!!!!!!!!!!!!
<望奎> 在 2025-02-01 上传 | 大小：308kb | 下载：0

[VHDL编程] 11

说明：用verilog编写的带同步清0、同步置1 的D 触发器；带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set
<望奎> 在 2025-02-01 上传 | 大小：517kb | 下载：0

[VHDL编程] test6_timer

说明：这是有Quartus II和Nios II共同协作完成的基于FPGA的异步电机矢量控制系统，里面包含定时器，LCD显示，温度检测等内容-This is the Quartus II and Nios II work together to complete induction motor vector control system based on FPGA, contains a timer, LCD display, tempera
<hurongxueyue> 在 2025-02-01 上传 | 大小：19.05mb | 下载：0

[VHDL编程] SDRAM

说明：verilog编写的SDRAM实验，有串口调试助手和相关资料-Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-02-01 上传 | 大小：11.6mb | 下载：0

[VHDL编程] 1

说明：verilog编写的11阶FIR数字滤波器-The 11 order FIR digital filter Verilog prepared!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-02-01 上传 | 大小：666kb | 下载：0