[VHDL编程] uart

说明：通过CPLD，可以进行和电脑的串口通讯。-By CPLD, and computers can be serial communication.
<Bill > 在 2025-04-24 上传 | 大小：119kb | 下载：0

[VHDL编程] paralleladder

说明：This a verilog source code for parallel adder-This is a verilog source code for parallel adder
<yaqub> 在 2025-04-24 上传 | 大小：44kb | 下载：0

[VHDL编程] barrelshifter

说明：Here is barrel shifter source code with verilog language
<yaqub> 在 2025-04-24 上传 | 大小：169kb | 下载：0

[VHDL编程] Counter1s

说明：counter number one to nine after 1s-counter number one to nine after 1s
<hai> 在 2025-04-24 上传 | 大小：307kb | 下载：0

[VHDL编程] FSM

说明：lap trinh FSM may trang thai
<hai> 在 2025-04-24 上传 | 大小：229kb | 下载：0

[VHDL编程] Decoder

说明：decoder 3 to 8 verilog
<hai> 在 2025-04-24 上传 | 大小：226kb | 下载：0

[VHDL编程] DieuKhienLed

说明：dieu khien led DE2-70
<hai> 在 2025-04-24 上传 | 大小：323kb | 下载：0

[VHDL编程] FullAdder

说明：full adder verilog de2-70
<hai> 在 2025-04-24 上传 | 大小：207kb | 下载：0

[VHDL编程] counter

说明：基于Xilinix公司的BASYS2板子完成的一个计数器电路以及仿真代码。-Based on a counter circuit board Xilinix company BASYS2 completed and simulation code.
<wuwu> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] PWM

说明：基于Avalon总线的PWM的实现，verlog语言编程-PWM-based Avalon bus implementations, verlog language programming
<王瑶> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] State-machine-design-techniques

说明：状态机设计-英文-如何编写状态机-case-State machine design techniques for Verilog and VHDL
<苏轩> 在 2025-04-24 上传 | 大小：112kb | 下载：0

[VHDL编程] yuandongkz

说明：案例 例1_单轴运动 例2_回原点运动 例3_直线插补例4_两轴圆弧插补例5_连续插补例6_手轮运动(VC)例7_通用专用输入输出
<王小五> 在 2025-04-24 上传 | 大小：3.95mb | 下载：0