资源列表
[VHDL编程] KEY_LED_FPGA_VerilogHDL
说明：FPGA按键与LED，Verilog HDL代码-FPGA buttons and LED, Verilog HDL code<贺炜> 在 2025-01-31 上传 | 大小：118kb | 下载：0
[VHDL编程] LCD1602_FPGA_VerilogHDL
说明：FPGA LCD1602显示，Verilog HDL代码-FPGA LCD1602 display, Verilog HDL code<贺炜> 在 2025-01-31 上传 | 大小：279kb | 下载：0
[VHDL编程] LCD12864_FPGA_VerilogHDL
说明：FPGA LCD12864，Verilog HDL代码-FPGA LCD12864, Verilog HDL code<贺炜> 在 2025-01-31 上传 | 大小：271kb | 下载：0
[VHDL编程] UART_FPGA_VerilogHDL
说明：FPGA RS232串口通信，Verilog HDL代码-FPGA RS232 serial communication, Verilog HDL code<贺炜> 在 2025-01-31 上传 | 大小：254kb | 下载：0
[VHDL编程] J_TAP-state-transitions-described
说明：J_TAP状态转换描述程序，用VHDL语言描述J_tap的状态转换，可直接烧到EDA进行硬件实现。-J_TAP state transitions described in the program, J_tap using VHDL language to describe the state transitions can be directly burned EDA hardware implementation.<閮戝竻> 在 2025-01-31 上传 | 大小：1kb | 下载：0
[VHDL编程] sp605_IBERT_rdf0036_13.3_c
说明：此文件是用所需的时钟缓冲器岁设计示例顶部包装。用户逻辑可以在此包装和岁设计实例化。XILINX官方参考设计。-This file is an example top wrapper for the ibert design with the required clock buffers. User logic can be instantiated in this wrapper along with the ibert design<李万泉> 在 2025-01-31 上传 | 大小：1.26mb | 下载：2
[VHDL编程] 0-example_test_board_x
说明：本板共有5个LED， 其中D1是板载3.3V指示灯； D2-D5是FPGA的IO口控制；在上电烧录程序后， D1点亮表示电源正常； 其余4个LED依次能够点亮表明硬件完好。-This Board consists of 5 LED, where D1 is the onboard 3.3V indicator D2-D5 FPGA IO mouth control power on after-burning program, D1<李万泉> 在 2025-01-31 上传 | 大小：3.37mb | 下载：0
[VHDL编程] 12061226project8
说明：基于VHDL的多周期cpu模拟，北航作业，已检测可以运行。-cpu simulator<leon> 在 2025-01-31 上传 | 大小：45kb | 下载：0