资源列表
[VHDL编程] signal-generator
说明:进阶实验_16_DA[DA9708] :输出正弦、方波、三角、锯齿(频率、幅度连续可调)-Advanced experimental _16_DA [DA9708] : output sine, square, triangle, sawtooth (frequency, amplitude adjustable)<FLL> 在 2025-01-28 上传 | 大小:1.92mb | 下载:0
[VHDL编程] keyboard-tube
说明:进阶实验_09_PS2_02 :接收标准键盘输入,显示在数码管-Advanced experimental _09_PS2_02: receiving standard keyboard input, displayed on the digital tube<FLL> 在 2025-01-28 上传 | 大小:627kb | 下载:0
[VHDL编程] MedianFilter33
说明:基于3x3窗口的FPGA 调试好使的中值滤波程序,-Debugging that median filtering program<FLL> 在 2025-01-28 上传 | 大小:59kb | 下载:0
[VHDL编程] Verilog-example1
说明:verilog实例讲解,经典例子分析,可以有效地帮助初学者入门。-verilog examples to explain, a classic example of the analysis, can effectively help beginners.<lyon> 在 2025-01-28 上传 | 大小:35kb | 下载:0
[VHDL编程] Verilog-example2
说明:verilog 实例讲解第二部分,进一步拓展对基础知识的应用,通过实例分析帮助大家理解verilog-verilog examples to explain the second part, to further expand on the basics of the application, by an example to help you understand verilog<lyon> 在 2025-01-28 上传 | 大小:24kb | 下载:0
[VHDL编程] Verilog-example3
说明:verilog实例分析第三部分,通过实例分析讲解有限状态机的设计过程。-The third case study verilog part, by an example to explain the finite state machine design process.<lyon> 在 2025-01-28 上传 | 大小:1.48mb | 下载:0
[VHDL编程] MastersThesisPreliminaryReport
说明:developmentof a reconfigurable muti-protocol verification environment using uvm methodology<王小米> 在 2025-01-28 上传 | 大小:152kb | 下载:0