[VHDL编程] smg

说明：根据黑金动力编写的数码管vhdl版本，适合初学者使用- According black gold vhdl power digital version written for beginners
<fushenzhen> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：根据黑金动力编写的vhdl版本uart，很适合初学者移植使用-According black gold vhdl written power version uart, very suitable for beginners transplant use
<fushenzhen> 在 2025-01-23 上传 | 大小：4kb | 下载：0

[VHDL编程] 1---Serial-interface-(RS-232)

说明：Verilog HDL编写的RS232通信接口，包含RS232接口通信原理解析和编程实现文档-Verilog HDL prepared by the RS232 communication interface, including RS232 interface communication principles of parsing and programming documents
<Tokeyman> 在 2025-01-23 上传 | 大小：24kb | 下载：0

[VHDL编程] CRC32_D8

说明：循环冗余校验编码，CRC32，verilog实现，xilinx平台上验证，结果可用。-CRC coding, CRC32, verilog implementation, verification on xilinx platform, the results are available.
<王坤> 在 2025-01-23 上传 | 大小：2.41mb | 下载：0

[VHDL编程] I2S-Serial-communication

说明：这是I2S总线接口的Verilog实现源代码，包含了计数、左右通道选择、串行转并行等功能。-This is a Verilog I2S bus interface source code, including the count, about channel selection, serial to parallel functions.
<小林> 在 2025-01-23 上传 | 大小：4.81mb | 下载：0

[VHDL编程] P

说明：该工程实现了BDPSK调制器的设计，其中的主要模块有差分编码模块、分频模块、延时模块等。该工程在Quartus软件下运行。-The project implements the design of BDPSK modulator, the main module has a differential coding module, frequency module, time delay module etc.. The operatio
<zhaohong> 在 2025-01-23 上传 | 大小：3.02mb | 下载：0

[VHDL编程] shejidds

说明：DDS一个简单的直接数字频率合成，可以用的。NBU的同学们上数字系统设计必备-DDS a easy DDS。
<李吉伟> 在 2025-01-23 上传 | 大小：506kb | 下载：0

[VHDL编程] pci32_0_example

说明：pci core 程序 FPGA 7系列ip核-pci core FPGA 7 series ip nuclear program
<liangye> 在 2025-01-23 上传 | 大小：556kb | 下载：0

[VHDL编程] kc705-pcie-rdf0106-14.4-c

说明：适合ise14.4软件使用的KC705套件的PCIE核使用教程，这是相关的代码，实现了PCIE的基本功能 -KC705 ise14.4 software suite for use of the PCIE nuclear tutorial, which is the relevant code, to achieve the basic functions of PCIE
<liangye> 在 2025-01-23 上传 | 大小：5.03mb | 下载：0

[VHDL编程] ml605_pcie_x4_gen2

说明：使用与xilinx的ml605套件的pcie核程序，芯片 型号是v6系列的4通道的pcie设计。内部包括pcie ip核和用户端程序。已亲测。-Xilinx ml605 using the kit pcie nuclear program, chip model is v6 series of 4-channel pcie design. Internal including pcie ip core and client progra
<liangye> 在 2025-01-23 上传 | 大小：3.77mb | 下载：0

[VHDL编程] testbench

说明：这是基于xilinx ise软件中pci核的仿真程序。文件包括激励程序，顶层程序。可以用于modelsim仿真-This is based on xilinx ise software pci core simulation program. Files include incentive program, the top program. It can be used to simulate modelsim
<liangye> 在 2025-01-23 上传 | 大小：14kb | 下载：0

[VHDL编程] AD_IIR_DA

说明： 该工程是信号经过ADS8326采集后，经过一个10阶带通IIR滤波器后，再经过10阶的带阻IIR滤波器，最后经过tlv5638输出。也可以选择信号经过AD采集后，直接送到DA输出。-The project is the signal after the ADS8326 collection, after a 10-order bandpass IIR filter, and then after 10 order bandstop I
<machenxu> 在 2025-01-23 上传 | 大小：2.67mb | 下载：0