资源列表
[VHDL编程] yejingxianshi
说明:基于FPGA的1602液晶显示器的Verilog源程序代码-FPGA Verilog source code based on the liquid crystal display 1602<李萌> 在 2025-01-23 上传 | 大小:61kb | 下载:0
[VHDL编程] non_ham_en_decoder
说明:不组帧汉明编码/解码,Verilog语言实现,带仿真程序。 -No framing hamming encoding/decoding, Verilog language, with the simulation program.<张刚> 在 2025-01-23 上传 | 大小:3kb | 下载:0
[VHDL编程] lopp_encoder
说明:循环码编码,Verilog语言实现,带仿真程序。-Loop coding, Verilog language, with the simulation program.<张刚> 在 2025-01-23 上传 | 大小:1kb | 下载:0
[VHDL编程] cycle_en_decoder
说明:卷积码编码/解码,Verilog语言实现,带仿真程序。-Convolution encoder/decoder, Verilog language, with a simulation program.<张刚> 在 2025-01-23 上传 | 大小:3kb | 下载:1
[VHDL编程] Rectangular-wave-generator
说明:采用直接数字频率合成(DDS)技术原理设计,由按键设置输出频率,数码管低5位显示输出频率值;按键设置输出信号占空比,数码管高两位显示输出信号占空比,占空比类型为固定为7种:8:1、4:1、2:1、1:1、1:2、1:4、1:8、,对应显示为:8.1、4.1、2.1、1.1、1.2、1.4、1.8。-Direct digital frequency synthesis (DDS) technology design principles,<maxiaolei> 在 2025-01-23 上传 | 大小:6kb | 下载:0
[VHDL编程] FPGA32JFIR
说明:基于FPGA的FIR滤波,希望对其它人有用-FPGA-based FIR filter, hope useful for other people! ! ! !<wang> 在 2025-01-23 上传 | 大小:652kb | 下载:0
[VHDL编程] long_training_ise10migration
说明:无线通信系统长训练序列生成模块。ISE完整工程。 -Long training module for wireless telecom system.ISE full project.<田田> 在 2025-01-23 上传 | 大小:173kb | 下载:0
[VHDL编程] short_training
说明:无线通信系统短训练序列生成模块。ISE完整工程。-Short training module for wireless telecom system.ISE full project.<田田> 在 2025-01-23 上传 | 大小:176kb | 下载:0
[VHDL编程] DATA_Pilot_Insert
说明:无线通信系统导频插入模块。ISE完整工程。 -Pilot insert module for wireless telecom system.ISE full project.<田田> 在 2025-01-23 上传 | 大小:158kb | 下载:0